《2023年数字电子时钟实验心得体会.pdf》由会员分享，可在线阅读，更多相关《2023年数字电子时钟实验心得体会.pdf（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、2023年数字电子时钟实验心得体会1电路原理图数字电子钟的电路原理图如图1.1所示。2工作原理数字电子钟由多谐振荡器、计数器、显示译码器、显示器和校时电路组成。多谐振荡器产生秒脉冲信号，秒脉冲送入计数器计数，计 数 结 果 通 过“时”、“分”、“秒”显示译码器译码，由显示器显示时间。数字时钟的组成框图如图2.1所示。2.1多谐振荡器与分频电路多谐振荡器与分频电路如图2.2所示。多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生
2、矩形 波 脉 冲 信 号，常用作脉冲信号源及时序电路中的时钟信号。数字时钟里用的是5 5 5定时器构成的l k h z多谐振荡器。可调电阻R w可以改变输出信号的频率。如 图2.2所示图中电容C、电 阻R 1和R 2作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6脚）与电容相连;集电极开路输出端（7脚）接R I、R 2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过0.OluF电容接地。电路接通电源的瞬间，由于电容C来不及充电，Vc=0v,所以555定时器状态为1,输出Vo为高电平。同时，集电极输出端（7脚）对地断开，电源Vcc对电
3、容C充电，电路进入暂 稳 态I,此后，电路周而复始地产生周期性的输出脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充、放电回路的参数。多谐振荡器与分频电路为计数器提供计数脉冲和为校时电路提供校时脉冲。多谐振荡器的振荡频率设计为2Hz,R为 51KQ,R W 大约为 50KQ,C 为 4.7 u F。多谐振荡器产生的2Hz脉冲信号为校时电路的校时脉冲。2Hz脉冲信号经过CD4013组成的分频器，进行2分频，输 出1Hz的秒脉冲为计数器的计数脉冲。555定时器的引脚图如图2.3所示。555定时器是一种模拟电路和数字电路相它由分压器，比较器，基 本R-S触发器和放电三极管等部分组成.分压器由三个5的
4、等值电阻串联而成.分压器为比较器，提供参考电压，比较器的参考电压为，加在同相输入端，比较器的参考电压为，加在反相输入端.比较器由两个结构相同的集成运放，组成.高电平触发信号加在的反相输入端，与同相输入端的参考电压比较后，其结果作为基本R-S触发器端的输入信号；低电平触发信号加在的同相输入端，与反相输入端的参考电压比较后，其结果作为基本R-S触发器端的输入信号.基本R-S触发器的输出状态受比较器的输出端控制。图2.3 5 5 5定时器引脚图D触发器C D 4 0 13的引脚图如图2.4所示。C D 4 0 13是一双D触发器，由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据、置位
5、、复位、时钟输入和Q及Q输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。在时钟上升沿触发时,加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。C D 4 0 13引脚，一个D有6个端子：2个输出，4个控制。4个控制分别是R、S、C P、D o R和S不能同时为高电平。当R为1、S为0时，输出Q一定为0,因此R可称为复位端。当S为1、R为0时，输出Q 一定为1。当R、S均为0时，Q在C P端有脉冲上升沿到来时动作，具体是Q=D,即若D为1则Q也为1,若D为0则Q也为0。2.2计数、译码显示电路计数、译码器显示电路如图
6、2.5所示。计数器由秒计数器、分计数器、和时计数器串联组成。秒计数器和分计数器为6 0进制计数器，由一个十进制计数器和一个六进制计数器串联组成。时计数器为24进制计数器，由两个十进制计数器串联并利用反馈接成24进制计数器。秒计数器、分计数器、和时计数器的使用计数器C D 4 0 2 6,C D 4 0 2 6具有显示译码功能，输送给各自的数码管，显示出时、分、秒的计时。这种计数器的设计可采用异步反馈置零法，先按二进制计数级联起来构成计数器，当计数状态达到所需模值后，经门电路译码、反馈，产 生“复位”脉冲将计数器清零，然后重新开始进行下一循环。计数、译码显示电路用到的数码管的引脚图如图2.6所示
7、。计数、显示译码器C D 4 0 2 6的引脚图如图2.7所示。非门C D 4 0 6 9的引脚图如图2.8所示。三输入与门C D 4 0 7 3的引脚图如图2.9所示。2.2.1 L E D数码管L E D数码管实物图如图2.1 0所示，数码管内部就是L E D灯的组合。L E D数码管里面有八个发光二极管。引脚分别记作 a、b、c、d、e、f、g、b d,其中 b d 是小数点,a b c d e f g h分别控制8个段，称段码。数码管的3、8脚是公共端，公共端可以用三极管控制是否连接电源，由此可以控制整个数码管点亮或熄灭。如果多个数码管一起使用，如8个，这个端口就用来选择需要使用的数码
8、管的位，即第几位数码管起作用。常用的L E D数码管有两种，一种是共阳极一种是共阴极的。将多只L E D的阴极连在一起即为共阴式，而将多只L E D的阳极连在一起即为共阳式。以共阴式为例，若把阴极接地,在相应段的阳极接上正电源，该段即会发光。共阴极数码管原理说明：共阴极数码管中各光二极管的优安特性和普通二极管类似，只是正向降较大，正向电阻也较大。在一定范围内，其正向电流与发光亮度成正比。由于常规的数码管用电电流只有lX2 m A,最大极限电流也只有1 0 X3 0 m A,所以它的输入端在5 V电源或高于T T L高电平(3.5 V)的电路信号相接时，一定要串加限流电阻，以免损坏器件。2.3校
9、时电路当时钟走时不准时，需要进行校时，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校时电路如图2.1 1所示。由与非门和二个开关组成，实现对“时”、“分”的校准。当校时开 关K L K 2扳 到A端时，校时的2 H z脉冲输送到时计数器和分计数器个位的C P端，进行时计数器和分计数器“时”、“分”的校准。当校时开关KL K 2扳 到B端时，时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位的C P端，时钟正常计时。与非门C D 4 0 11的引脚图如图2.12所不02.4数字钟整体电路工作原理数字钟首先由多谐振荡器产生秒脉冲信号，通过C D
10、 4 0 13的Q输入到C D 4 0 2 6的C P中，到计数器中进行计数。秒、分、时的计数器使用的是C D 4 0 2 6计数器。秒计数器和分计数器为6 0进制计数器，由一个十进制计数器和一个六进制计数器串联组成。时计数器为2 4进制计数器，由两个十进制计数器串联并利用反馈接成2 4进制计数器。同时C D 4 0 2 6有译码功能，输送给各个数码管显示时间。当计数状态达到所需模值后，经门电路译码、反馈，产 生“复位”脉冲将计数器清零，然后重新开始进行下一循环。当时钟走时不准就需要校时。校时电路用与非门和两个开关组成实现对“时”、“分”的校准。当校时开关KI、K2扳 到A端时，校 时 的2Hz脉冲输送到时计数器和分计数器个位的CP端，进行时计数器和分 计 数 器“时”、“分”的校准。当 校 时 开 关KI、K2扳 到B端时，时计数器和分计数器的进位脉冲输送到时计数器和分计数器个位CP端，时钟正常计时。