《电磁兼容的印制电路板设计_格式.pdf》由会员分享，可在线阅读，更多相关《电磁兼容的印制电路板设计_格式.pdf（20页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、目录 i目 录 第一章第一章 电磁兼容与电磁兼容与 PCB 设计设计.2 1.1 电磁兼容（EMC）的基本术语.2 1.2 PCB 制板工具的介绍.2 1.3 电磁干扰的分类与来源.2 1.4 电磁兼容（EMC）与麦克斯韦方程.2 1.5 被动组件隐藏的 RF 特性.3 1.6 信号完整性.5 1.6.1 传输线原理.6 1.6.2 串扰.7 1.6.3 反射.8 1.7 电磁兼容的电路设计原则.9 1.8 PCB 布层与元器件的布局.10 1.9 PCB 的布线及 3-W 原则.10 1.10 电源与地及 20H 原则.13 1.11 数模混合电路.17 1.12 退耦.18 第一章 电磁兼
2、容与 PCB 设计 2 第一章 电磁兼容与 PCB 设计 1.1 电磁兼容（EMC）的基本术语 1.2 PCB 制板工具的介绍 1.3 电磁干扰的分类与来源 1.4 电磁兼容（EMC）与麦克斯韦方程 电磁兼容（EMC）从本质上都可以用麦克斯韦方程组来解释。变化的电场产生磁场，变化的磁场产生电场。LSBEd ld st=（1-1）LSDHd lId st=+（1-2）闭合回路产生的最大场强是：23 8 0SA fIEr=（1-3）式中：E最大辐射场强（uV/m）；r回路和测量天线之间的距离（m）；f频率（MHz）；IS电流（mA）；文档整理 3 A回路面积（cm2）由式（1）可以看出，场强和回路
3、面积成正比。为减小差模发射电平，除减小源电流外，应该减小环路面积。共模辐射是由于在电路设计之外的电压降造成的。这种电压降致使电路的些接是部分的电压比真实参考地面高。与受影响的接地系统相连的电缆就作为天线，辐射共模的场分量。远场分量可用下式描述：KIlfEr=（1-4）式中：K发射系数；I共模电流（A）；l线的长度（m）；f发射的频率（MHz）；r距离（m）.由式（2）可以看出场强和电缆的长度成正比，减小共模发射应降低共模电流和缩短电缆线的长度。1.5 被动组件隐藏的 RF 特性 在 PCB 中，许多被动组件存在隐藏的特性，比如，在高频时电阻会表现出谐振电路的特性，即表现出一个电阻和一个电容并联
4、后，在并联的两端与电感串联的特性。在高频时，一个电容会表现为电容两端和电感及电阻串联的特性。在高频情况下，被动组件都会表现出它在低频时很难看到的现象，寄生电感和寄生电容效应会在高频下带来意想不到的情况。第一章 电磁兼容与 PCB 设计 4 要设计出满足 EMC 和信号完整性要求的 PCB 产品，必须深刻认识到被动组件在高频下表现出来的 RF 隐蔽特性。对于被动组件的隐藏的 RF 特性中，要注意到，大部分都是因为寄生电感的效应，在高频情况下表现出较大的阻抗，所带来的 EMC 问题。故避免寄生电感和减小阻抗是 EMC 产品设计的一个重要观注点。被动组件中的电容因为引脚电感和走线及过孔所带来的寄生电
5、感，随着频率的升高阻抗会发生变化，其中在谐振时，阻抗最小，当频率高于谐振频率时，就会表现出电感的效应，电容的效应将会减弱，影响电容所启到的退耦和滤波的作用。容值容值 直插式（直插式（0.25in 引脚）引脚）表贴式（表贴式（0805）1.0 uF 2.6 MHz 5 MHz 0.1 uF 8.2 MHz 16 MHz 0.01 uF 26 MHz 50 MHz 1000 pF 82 MHz 159 MHz 500 pF 116 MHz 225 MHz 100 pF 260 MHz 503 MHz 10 pF 821 MHz 1.6GHz 由上表可以看出，随着电容的减小，电容的谐振频率升高，故在
6、选择退耦电文档整理 5 容时，如果频率高，可以选择容值小的电容进行退耦，以达到退耦效果。而对比直插式电容和贴片电容，SMT 表贴电容由于引线电感小，小尺寸封装，所以它的谐振频率就高。而退耦电容的有效性要求其电感必须小，故 SMT 是退耦电容的最佳选择。1.6 信号完整性 信号完整性（Signal Integrity，简称 SI）是指信号线上的信号质量。表示信号质量和信号经传输媒质传输后仍保持正确的功能特性，也就是要求信号从源端经过传输媒质后必须把信息完整无误得传送到负载端。信号完整性的问题：过冲（上冲&下冲），振铃，码间串扰，同步开关噪声，串扰，反射，地弹，延迟。在低频电路中，信号的完整性的要
7、求并不显得那么明显，但是随着频率的升高，反射、串扰、RF 辐射的发生，信号的完整性就显得越来越重要了。第一章 电磁兼容与 PCB 设计 6 1.6.1 传输线原理 凡是能够引导电磁波沿一定方向传输的导体，介质，或由它们共同组成的导波系统，都可以称为传输线。PCB 中其实可以这样理解，具有一定长度的导体就构成传输线，其中一个导体成为信号传输的通道，而另个一个导体则构成信号返回的通道。传输线作为一个分布参数的系统，具体特征：1、电参数分布在其占据的所有空间位置上；2、信号的传输需要时间；3、信号是时间和位置的函数。集总参数系统：1、理想化模型。2、电参数都集中在电路元件上。3、元件之间的连线对信号
8、的传输没有影响，即信号传输不需要时间；4、号仅仅是时间的函数。特性阻抗是指信号沿传输线传播时，信号看到的瞬间阻抗值。Z=V/I。PCB 的特性阻抗的简化计算：微带线：文档整理 7 0875.98ln0.81.41rZwt=+（）带状线：0604ln0.67(0.8)rhZwt=+（）由上两式可以看出：特性阻抗与线宽 W 正反比，与线的厚度 t 正反比，与介质的电介质常数r 的平方根正反比，与介质的厚度成正比。FR4 材料的为 4.5 1.6.2 串扰 串扰是 EMI 传播的主要途径，会引起走线间干扰。串扰包括电容耦合和电感耦合。电容耦合通常是因为走线位于另一走线的上方或参考层上方。电感耦合通常
9、是因为物理位置上直十分接近的走线。串扰的抑制：1、根据电路的的功能分类逻辑器件，合理布局电路板；2、尽量避免长距离的平行走线，尽可能拉开线与线之间的距离以最小化电感耦合；3、在一些对于敏感的信号线之间，设计一根接地印刷线，可以有效抑制串扰；4、元件要远离 I/O 互连接口及其它易受数据干扰及耦合影响的区域；5、降低信号到地的参考距离；6、降低走线阻抗和信号驱动电平；7、把高噪声发射体（时钟、沿比较陡易产生干扰的信号、易被干扰的模拟小信号复位信号、片选信号）分割或隔离在不同的区域；8、对危险走线使用 3-W 原则。9、相邻两层的信号层走线应垂直，减小层间的容性耦合；同一层的平行走线 第一章 电磁
10、兼容与 PCB 设计 8 间距要大，避免产生感性耦合。减小串扰的方法：1、在可能的情况下降低信号边沿的变化速率。通常在器件选型的时候，在满足设计规范的同时，尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变化的信号对慢速变化的信号有潜在的串扰危险；2、采用屏蔽措施。为高速信号提供保护地是解决串扰问题的有效途径。然而，保护地导致布线量的增加，使原本有限的布线区更加拥挤。另外，地线屏蔽要达到预期目的，地线上接地点间距也很重要，一般小于信号边沿变化长度的两位。同时地线也会增大信号的分布电容，使传输线的阻抗增大，信号边沿变缓。4、合理设置层和布线。合理设置布线层和布线间距，缩短信号层与平面
11、层的间距，增大信号线间距，减小并行信号线长度（在关键长度范围内）。5、设置不同的布线层。为不同的速率的信号设置不同的布线层，并合理设置平面层。6、使用最大可能的信号走线之间的距离，并最小化信号和地线之间的距离，以减少容性串扰。7、将时钟信号和其他信号隔离开来，或都使用地保护线来分隔。8、当使用扁平电缆时，尽量使每根信号线都配一根地线。9、如果传输线近端或远端终端阻抗与传输线阻抗匹配，也可以大减小串扰的幅度。容性和感性串扰随负载阻抗的增加而影响更大。因此所有对串扰敏感的传输线应该使用匹配的终端连接。10、使用地线将信号线隔开，从而减少容性耦合。为了使保护地线更加有效，应该每隔/4 的位置将地线和
12、地参考平面相连接。11、对于感性串扰，环路应该尽可能最小化，最好是消除这样的耦合环路。另外应该避免信号返回通路共用一个公共通路。1.6.3 反射 在传输线上传输的信号是能量的电磁脉冲，这部分能量通过特性阻抗为 Z0 的文档整理 9 导体传输到负载 RL，如果 RL 和 Z0 匹配，则所有能量都传输给负载，否则就会产生反射。故反射是源驱动到负载之间的能量反弹，它会导致能量衰减和信号的延迟 减小反射的方法：1、尽量避免长走线，以免使得走线接近电气长，产生反射现象，让反射在信号上升期间回到源；2、降低工作电压，降低高频谐波的能量；3、在系统允许的范围内，降低工作的频率；4、在系统允许范围内，尽量选用
13、沿比较平缓的器件，降低高频谐波的能量的比重；5、加终端匹配；1.7 电磁兼容的电路设计原则 在提高 PCB 的电磁兼容的能力，其实在方案制定和原理图设计时就要考虑到，在制定方案时，选用能够满足系统要求的器件，不要过分追求频率和快的上升下降沿，在 RF 的发射源上降低高频谐波的能量。PCB 设计提高电磁兼容性能的方法：1、可用在 PCB 走线上串接一个电阻的办法，降低控制信号线的上下沿跳变速率；2、尽量为继电器等提供某种形式的阻尼（高频电容，反向二极管等）；3、对进入印制板的信号要加滤波，从高噪声区到低噪声区的信号也要加滤波，同时串终端电阻的办法，减小信号反射。4、MCU 无用端要通过相应的匹配
14、电阻接电源，或接地。或定义成输出端，集成电路上该接电源、地的端都要接，不要悬空。芯片未用的管脚接地。5、闲置不用的门电路输入端不要悬空，而是通过相应的匹配电阻接电源或接地。闲置不用的运放的正输入端接地，负输入端接输出端。6、为每一个集成电路设一个高频去耦电容。每一个电解电容边上都要加一个高频旁路电容。7、用大容量的钽电容或聚酯电容，而不用电解电容作为电路板上的充放电储 第一章 电磁兼容与 PCB 设计 10 能电容。使用管状电容时，外壳要接地。1.8 PCB 布层与元器件的布局 PCB 分层原则：1、与元件相邻的层为地平面，提供器件屏蔽层以及为顶层布线提供回流平面，另外对射频来讲，可以防止射频
15、泄漏到内层。2、所有的信号层尽可能与地平面相邻；3、主电源尽可能与其对应的地相邻；4、尽量避免两信号层直接相邻；5、兼顾层压结构对称。PCB 板的布局原则：1、尽量缩短高频元器件之间的连线，减少他们之间的分布参数和相互之间的电磁干扰。容易受干扰的元件之间不能靠得太近，输入输出应尽量远离。2、某些元器件或导线之间可能要较高的电压，应加大他们之间的距离，以免放电引起意外短路。3、发热量大的器件应为散热片留出足够空间，甚至应将其装在整机的底版上，以利于散热。热敏元件应远离发热元件。4、按照电路的流程安排各功能单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。5、以每个功能模块的核心元件为
16、中心，围绕它进行布局，尽量减少和缩短各元器件之间的引线和连接长度。6、综合考虑各元件之间的分布参数。尽可能使元器件平行排列，这样不仅有利于增强抗干扰能力，而且外观美观，易于批量生产（DFX）。1.9 PCB 的布线及 3-W 原则 直角布线的缺点：文档整理 11 1、直角有寄生电容效应，减缓上升时间。2、阻抗不连续会造成信号的反射；、3、直角尖端产生 EMI。直角的寄生电容计算的经验公式：C=61W(r)/2Z0 例如：5mil(0.005in)的线宽，r=4.5，特性阻抗为 50 直角的寄生电容 C=61*0.005*4.5/(2*50)=0.0137Pf 过孔模型与寄生参数：寄生电容近似：
17、C=1.41rhD1/(D2-D1)寄生电感近似：L=5.08rln(4h/d)+1 对于一块厚度为 62mil 的 PCB 板，如果内径为 10mil，焊盘直接为 20mil 的过孔，与地辅铜区的隔离焊盘直径为 32mil，基材的电介质常数为 4.5 C=1.41*4.5*0.062*0.02/(0.032-0.02)=0.64108pF L=5.08*4.5*ln(4*0.062/0.01)+1=1.326nH 高速高频信号线尽量少打过孔。PCB 走线原则：第一章 电磁兼容与 PCB 设计 12 1、走线尽可能短。信号被传输后，它会在走线的整个长度上进行传输，相应的反射也会传输相等的长度。
18、所有这些必须在信号的上升期间发生，否则，走线就会作为传输线而影响信号的品质，甚至造成信号的失真无效。走线越长，特别是达到电气长（/20）以后，传输线必须与终端匹配，否则会带来强的反射，造成振铃与地弹的现象；2、最小化串扰的影响，每条走线与其他走线之间的距离应该尽可能大。3、避免 90 度拐角的走线。90 度拐角走线会增加走线的长度并增加走线的寄生电容。在非常快的边沿变化速度（均为 100ps）时，这些不连续会发生严重的信号完整性问题，建议使用 45 度走线。如果一定要用 90 度拐角，建议将拐角处圆整，以减小拐角处宽度的变化。4、危险信号尽量在靠近地参考面的层进行布线 5、布线形成的回路面积要
19、最小，回流电流要通过低阻抗的地，不要通过自由空间回到源。回路尽量不要与其它回流电流共用一路径，以免产生共阻抗耦合。6、高频信号尽量不要使用过孔，过孔会有寄生电感。如果无法避免，可以增大孔径，或使用盲孔或埋孔。多层板布板，对于过孔还有很多其它的方法。7、微带线，允许对边沿变化的速度快的信号作最快的传输，因为这种结构在走线与镜像平面之间的分布电容较低，因而可以达到较小的传输延迟。通常电容会使信号的边沿变化速度变缓。但是将时钟信号布在外层的缺点就是在走线上产生的 RF 能量会逃逸到空间中去，因而会造成 EMI 问题。带状线，这种布线方式对共模的 RF 电流的去除最有效，因为走线的两边都有镜像平面。但
20、是使用带状线必须增加过孔，并且走线长度也增加，因此会产生信号传输延迟，而且走线的分布电容也较大，这种走线方法可以有效改善 PCB 的 EMI 效果。8、地保护线与分流走线。地保护线，防止高危险信号与邻近元件或走线产生串扰，防止共模 RF 电流耦合到其它电路，提供一条额外的低阻抗返回路径，获得同轴线传输效果，适合单或双层板（多层板存在参考平面作为返回路径）。当使用地保护线时，尽量减小地保护线与信号线的距离，通常为 2-W（信号线宽 W,两边地线宽 W,地线中心到信号线中心距离 2W）。地保护线两端都要接地，如果很长，要多增加几个接地点。分流走线，在多层板上使用，多流走线的线宽至少是两倍信号走线的
21、线宽，通常取 3W。9、高危走线满足 3-W 原则。文档整理 13印制线间距和 3-W 原则 3-W 原则可以降低传输线或 PCB 印制线间的耦合。该原则的具体内容为：从印制线条的中心线到中心线的间距必须是印制线条宽度的三倍。3-W 原则常常受参考平面和信号线离参考平面距离的影响。主要需要注意的事项是，防止紧邻的印制线在水平轴方向的磁通耦合。如果参考平面（回路）与信号线的物理距离比线间距小，那么此参考平面就会减小传输线的磁通，因此会提高 3-W 原则的效能。3-W 原则界定了的近似包含 70%磁通边界，而对应近似包含 98%磁通的边界就需要 10-W 原则了。并不是所有 PCB 中的印制线都需
22、要遵守 3-W 布线规则。要求强制使用 3-W 原则的只有强干扰信号线，如时钟，差分对，视频线，音频线，复位线或其它系统重要的线路。如果中间有过孔的话，要留下 1W 的过孔保护间距。1.10 电源与地及 20H 原则 电源布线存在的两个关键的问题：电源噪声和压降。解决办法：1、电源总线技术（Power Bus）；2、采用一个单独的电源层进行供电；第一种电源总线又称悬挂式电源总线，这种总线方式有两种不好的地方，（1）线路产生的阻抗随着器件离电源的距离而变大；（2）每个器件产生的噪声耦合到电源，对元件 13 影响最大。于是提出了改进型电源总线，称为电源总线网络法，即让电源总线相互交叉，第一章 电磁
23、兼容与 PCB 设计 14 使得每一个元件同时属于几个不同的回路。由于电流可以从网络中的任何一条总线上进来或出去，而且每个一网孔构成了一个回路，这就不仅可以使网络中每条总线上的电流趋于均衡，不会出现悬挂总上的各段电流大小不一致的问题，因此可以减小由于线路阻抗引起的压降问题。而且每个回路可以看成单砸线圈，产生的电磁感具有磁通相消，因为电流的方向不一样。LM2576 在任何开关稳压器件中，PCB 的布局很重要。由于引线电感，快速切换的电流会引起电压瞬变，造成许多问题。要使电感和接地回路最小，就要使用粗线标出的引线尽量短。要获得最好的结果，应使单点接地，或接地平面结构。当使用可调节型号的稳压器时，应
24、把调节电阻尽可能靠近稳压器，让敏感反馈接线尽量短。文档整理 15 稳压电路的的“调整羰的取样点”或公共点，千万不能接在有负载电流流过的输出线和公共线上，应从管脚根部单独另外用引线引出。稳哪取哪。这是由于集成稳压电路的取样放大器的增益很高，调整端和公共端每 1mV 的电压变化，都会被放大到输出端进行逆向跟踪调整，反映的现象就是输出不稳定，直观的反映就是电源的纹波、PP 值等指标超差。接地的三种方式：接地的方式有三种：单点，多点，混合式 单点接地：优点：避免不同部分电路的电流经过同一个路径，发生耦合；缺点：电路的走线可能过长，线的电感较大，不适合高频电路（1MHz）；串联式单点接点，大功率的电路产
25、生大的回地电流，造成大的电压降，会影响低功率的器件和电路，但可能通过采用并联式单点接地改善；单点接地形成大的回路面积，会辐射 RF 能量，不适合高频电路。多点接地：优点：适合高频电路，走线短，线电感会适当减小，线阻抗减小；缺点：可能会导致设备内部形成许多接地环路，从而降低对外界电磁场的抵御能力；第一章 电磁兼容与 PCB 设计 16 20H 规则 RF 电流能够沿 PCB 边缘辐射出去，是因为电源和地平板层的板间耦合磁通泄漏。通常只能在高速 PCB 中观察到板间耦合成为边缘泄漏的情况。在使用高速逻辑或高频时钟时，电源平面与地平面相互耦合 RF 能量并辐射 RF 能量到自由空间和环境中去。为了减
26、小这种耦合效应，所有的电源平面的物理尺寸都要比邻近的地平面的尺寸小 20H。H 是电源平面与邻近的地平面的距离。文档整理 17 1.11 数模混合电路 数字信号的特点是方波，方波信号是由基波和大量谐波信号构成的，方波脉冲的上升时间越小，所包含的谐波分量越多，谐波分量所具有的能量越高。数字地与模拟地要尽量分开布线，而两者的地线应分别与电源端地线相连。尽量加大模拟地的线粗。如果模拟地线很细，则地线电阻将会较大，造成接地电位随电流的变化而变化，致使信号电平不稳，导致电路的抗干扰能力下降，因此应将接地线尽量加粗。数字地与模拟地分开，并在一点相接的措施：1、电感或铁氧体磁珠；2、零欧姆电阻；3、PCB
27、直接铺铜。混合信号 PCB 设计注意事项：1、将 PCB 区分为独立的数字部分和模拟部分；2、合适的元器件布局；3、A/D 转换器跨分区放置；4、不要对地进行分割；5、在电路板的所有层中，数字信号只能在电路板中数字部分布线；6、在电路板的所有层中，模拟信号只能在电路板中的模拟部分布线；第一章 电磁兼容与 PCB 设计 18 7、模拟电源与数字电源分开；8、布线不能跨越分割电源面的间隙，必须要跨过电源之间间隙的信号线要位于紧邻大面积地的布线层上；9、分析返回地电流实际流过的路径和方式；10、采用正确的布线规则。1.12 退耦 去耦（电源的去耦和芯片的去耦）去耦电容的作用：1、门电路开关瞬间，电流
28、是跳跃式变化的，由于集成片通过电源线与电源相连接，电源线的电感将会阻止电流的瞬态变化，从而影响集成片的响应速度。2、集成片的瞬态变化电流流地环路面积较大的电源线路时，将会产生强烈的地外输射噪声。且由于各集成片很可能会流径相同的线路，相互之间存在较大的公共阻抗，从而产生了较严重的共公阻抗的耦合。3、PCB 板的电源线存在寄生电阻，电容，电感，线路电感的反电动热又使集成片得到的电源电压高于额定值。所以当集成片电源端子上电压振荡的幅值超过数字逻辑元件的噪声容限时就会产生干扰。去耦电容的充放电作用使集成片得到的供电电压比较稳定，减小了电压振荡的现象；集成片可以就近在各自的去耦电容上吸收或释放电流，不必
29、通过电源线从较远的电源中取得电流，因此不会影响集成片的速度；同时去耦电容为集成片的瞬态变化电流提供了各自就近的高强通道，从而大大减小了向外辐射的噪声且相互之间没有公共阻抗，因此抑制了公共阻抗耦合。去耦电容之所以使得对外辐射的噪声变小了，其实更确切的说是去耦电容使得供电回路的面积变小了。故为了达到好的去耦效果，电容与芯片电源端和地端间的联线尽量短，粗，形成的面积尽量小。对于去耦电容的容值的大小没有一个有效的计算公式，经验上可以选择 0.1uF的电容，但这也不是绝对的。频率越大，选择的电容应越小。文档整理 19也可能通过并联两个电容来改善去耦的效果，但为了不使容值的大小发生大的改变，两个电容的容值
30、相差至少两个数量级以上，比如说 0.1uF 与 0.001uF。两个电容的并联降低了引线的电感，这是并联电容比单个电容去耦效果更好的一个原因。为了增加电源的去耦电容的效果，可以在去耦电容的电源侧安装一只铁氧体磁珠，由于磁珠对高频电流呈现较大的阻抗，因此增加了去耦的效果。但是必须注意到，磁珠必须安装在靠近电源处而不能安装在靠近芯片的一端。靠近电源处相当于增加了芯片从电源处吸取电流的难度，使得尽量使用去耦电容中的电流，同时也构成了一个高频的 RC 滤波器。如果将磁珠安装在芯片侧，则相当于增加了电容的放电回路的电感。去耦电容的选择：所有的电容都是由 RLC 电路组成的，L 是与引脚长度和结构相关的电
31、感，R是引脚电阻，C 是电容。串联的 L 和 C 会在某个频点谐振，而该频点可以通过计算给出。谐振时电容的阻抗极低，能有效分流射频能量。频率高于电容的自谐振点时，电容就表现出电感的特性，并且感抗值随着频率的升高是变大，旁路和退耦功能相应减弱。去耦电容在 PCB 上的放置 通常封装尺寸越大，电感越大；引脚越长，电感值越大。而表面贴装电容由于封装很小且没有引脚，ESL 很小，而且 ESR 也比较小，故成为去耦电容的首选。第一章 电磁兼容与 PCB 设计 20 在 PCB 上放置电容时，不仅要使电容尽量靠近芯片的电源管脚，还必须保证所形成的去耦电流环路面积最小。下图 a 为双层板去耦电容的最佳放置。图 b 形成了较大的环路面积，应避免。图 c 不仅降低了环路面积，而且芯片和去耦电容的连线的长度，使得线电感降低，故在选用芯片的时候，可以考虑选用芯片的电源和地管脚靠得比较近的芯片。