《单片机第五章 (2)PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《单片机第五章 (2)PPT讲稿.ppt（30页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、单片机第五章第1页，共30页，编辑于2022年，星期五 第五章 半导体存储器第2页，共30页，编辑于2022年，星期五用途：存储程序、原始数据、中间变量、最终结果性能：（1）容量：影响计算机的记忆能力 （2）速度：影响计算机的运算能力第3页，共30页，编辑于2022年，星期五第4页，共30页，编辑于2022年，星期五1、存储器定义、存储器定义 能存储程序和数据的部件统称为存储器。2、存储器组成、存储器组成 存储器分为内存内存和外存外存两类。5.1 半导体存储器基础半导体存储器基础外存的存储容量大，存取外存的存储容量大，存取速度慢；它不能直接与速度慢；它不能直接与CPU交换信息，必须经交换信息，
2、必须经过内存实现；常用的有硬过内存实现；常用的有硬盘、软盘和光盘。盘、软盘和光盘。内存的存储容量有限，内存的存储容量有限，存放将要运行的程序和存放将要运行的程序和数据，存取速度快，可数据，存取速度快，可以直接与以直接与CPU交换信息。交换信息。第5页，共30页，编辑于2022年，星期五3、内存储器的组成、内存储器的组成 存储器由半导体存储器芯片（半导体存储器芯片（VLSI）组成。单片机内部存储器，当单片机内部的存储器不够用时，可以外扩存储器。外扩的存储器就是由半导体存储器芯片组成的。当用半导体存储器芯片组成内存时必须满足个要求：每个存储单元一定要有每个存储单元一定要有8个位。个位。存储单元的个
3、数满足系统要求。存储单元的个数满足系统要求。注意：内存的容量是指它所含存储单元的个数注意：内存的容量是指它所含存储单元的个数 每个存储单元一定有每个存储单元一定有8个位，可存储个位，可存储8位二进制信息。位二进制信息。第6页，共30页，编辑于2022年，星期五1、ROM简介简介 ROM是只读存储器，ROM中的信息是用写录器写入的，一旦写入，其上的信息就不能随意更改，其内的信息可以由CPU读出，但不能由CPU通过指令写入。2、ROM特性特性 ROM具有非易失性，即掉电后其上的信息不消失，常常用于存储程序和固定的数据表格。3、ROM分类：分类：掩掩膜膜ROM其上的程序由厂家用特殊工艺写入，结构简单
4、，集成度高，但成本也高，适用于大批量产生。PROM出厂时，其上未存任何信息；用户可以用编程器写入，一一旦旦写写入入其其上上的的程序就不能再更改程序就不能再更改。EPROM出厂时，其上未存任何信息；用户可以用编程器写入，也可以用用紫紫外外线线整片擦除整片擦除。E2PROM出厂时，其上未存任何信息；用户可以用编程器写入，也可以用用电信号整字节擦除电信号整字节擦除。4、典型、典型ROM芯片芯片5.1.1 ROM芯片芯片2764第7页，共30页，编辑于2022年，星期五Intel2764的容量为8K8，有28个引脚。各引脚的功能如下：Al2A0：地址信号输入引脚，可寻址芯片的8K个存储单元。D7D0：
5、双向数据信号输入输出引脚。CE：片选信号输入引脚，低电平有效。OE：数据输出允许控制信号引脚，低电平有效。VPP：+25v电源，用于在专用装置上进行写操作。PGM：编程脉冲输入，低电平有效 Vcc：+5v电源。GND：地。2764A0A1A2A3A4A5A6A7A8A9A10A11A12CEOEVPPPGMD0D1D2D3D4D5D6D72764第8页，共30页，编辑于2022年，星期五1、RAM简介简介 RAM是随机读写存储器，其中的信息由CPU通过指令读写 （movx dptr,a ,movx a,dptr）。2、RAM特性特性 RAM具有易失性，即掉电后其上的信息消失，故用于存储临时性数
6、据。3、RAM分类：分类：RAM分为2类：双双极极型型和MOS型型（MOS型RAM因其集成度高，功耗低，价格便宜而得到广泛应用）。MOS型RAM又分为SRAM和DRAM。4、典型、典型RAM芯片芯片5.1.2 RAM芯片芯片6264SRAM用MOS型双稳态触发器存储信息，集成度低，接口简单。DRAM用电容存储信息，集成度高，接口复杂，因为电容上的电荷容易泄漏，所以必须定时充电。第9页，共30页，编辑于2022年，星期五Intel6264的容量为8K8，有28个引脚。各引脚的功能如下：Al2A0：地址信号输入引脚，可寻址芯片的8K个存储单元。D7D0：双向数据信号输入输出引脚。OE：数据输出允许
7、控制信号引脚，低电平有效。WE：数据输入允许控制信号引脚，低电平有效。CS1：片选信号输入引脚，低电平有效。CS2：片选信号输入引脚，高电平有效。Vcc：+5v电源，用于在线的读操作。GND：地。6264A0A1A2A3A4A5A6A7A8A9A10A11A12WEOECS1CS2D0D1D2D3D4D5D6D76264第10页，共30页，编辑于2022年，星期五（1）OPT ROM 双极性熔丝式（2）Flash 闪存（3）FRAM 非易失性铁电存储器（4）nvSRAM 新型非易失性静态读写存储器（5）新型动态存储器5.1.3 新型存储器新型存储器第11页，共30页，编辑于2022年，星期五5
8、.1.4存储器的主要技术指标1、存储容量 指可存储的信息的字节数或比特数，通常用存储字数（单元数）存储字长（每单元的比特数）表示。例如：1Mb=1M 1bit=128k 8bit=256k 4bit=1M位 1MB=1M 8bit=1M字节 第12页，共30页，编辑于2022年，星期五 2、存取速度（可用多项指标比表示）（1）存取时间（访问时间）TA 从存储器接收到读/写命令到信息被读出或写入完成所需的时间（决定于存储介质的物理特性和寻址部件的结构）。例如：ROM存取时间通常为几百 ns；RAM存取时间通常为几十 ns 到一百多ns；双极性RAM存取时间通常为1020 ns。（2）存取周期 T
9、M 指在存储器连续读/写过程中一次完整的存取操作所需的时间或者说是CPU连续两次访问存储器的最小时间间隔。（有些存储器在完成读/写操作后还有一些附加动作时间或恢复时间，例如刷新或重写时。）TM略大于TA（3）数据传送速率（频宽）BM 单位时间内能够传送的信息量。若系统的总线宽度为W，则BM=W/TM（b/s）例如：若W=32位，TM=100ns，则 BM=32bit/10010-9s=32010+6=320Mbit/s=40MB/s第13页，共30页，编辑于2022年，星期五 3、集成度与功耗 （嵌入式系统或便携式微机中尤为重要）4、可靠性和工作寿命 平均故障间隔时间（MTBF），即两次故障之
10、间的平均时间间隔。EPROM重写次数在数千到10万次之间；ROM数据保存时限是20年到100多年。第14页，共30页，编辑于2022年，星期五存储阵列（存放数据）地址译码器（确定位置）三态双向缓冲器（传输通道）控制电路（时序控制）5.1.4 半导体存储器的基本结构第15页，共30页，编辑于2022年，星期五单译码编址存储器字线总数=2n 例如 213=8192第16页，共30页，编辑于2022年，星期五双译码编址存储器X地址线=27=128，Y地址线=26=64，总数=192第17页，共30页，编辑于2022年，星期五 ROM（Read Only Memory）ROM的信息在使用时是不被改变的
11、，即只能读出，不能写入，写入是有条件的。一般只能存放固定程序和常量，如监控程序、BIOS程序等。ROM芯片的种类很多，有掩膜ROM、可编程ROM（PROM）、可擦除可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）等。5.2 ROM存储器存储器第18页，共30页，编辑于2022年，星期五 上图为一个简单的上图为一个简单的4 4位位MOS管管ROM，采用单译码结构，两位地址可译出，采用单译码结构，两位地址可译出4种状态，种状态，输出输出4条选择线，可分别选中条选择线，可分别选中4个单元每个单元有个单元每个单元有4位输出。位输出。若若A1A0=00,则选中则选中0号单元，输出为号单元
12、，输出为1010B。图中的矩阵中，在行列的交点，。图中的矩阵中，在行列的交点，有的有管子，输出为有的有管子，输出为0，有的没有，输出为，有的没有，输出为1，这是根据用户提供的程序对芯片图，这是根据用户提供的程序对芯片图形（掩膜）进行二次光刻所决定的。形（掩膜）进行二次光刻所决定的。1、掩膜ROM：厂家根据用户的要求采用掩膜技术把程序和数据在制作集成电路时就已写入完成。一旦制造完毕，存储器的内容就被固定下来，用户不能修改。第19页，共30页，编辑于2022年，星期五2、可编程ROM（PROM）为了便于用户根据自己的需要确定ROM的内容，有一种可一次编程的ROM，简称PROM。这种芯片的内部是采用
13、多发射极（8个）熔丝式PROM结构。每一个发射极通过一个熔丝与位线相连，管子工作于射极输出器状态。熔丝一旦烧断，不可逆转，所以只能一次编程写入。下图为这种PROM芯片的内部结构。第20页，共30页，编辑于2022年，星期五3、UV-EPROM UV-EPROM为紫外光可擦除可编程的ROM 内部电路结构如图，工作原理如下：行线行线=1时，时，T1导通，导通，T2导通，但因为悬浮栅，导通，但因为悬浮栅，T3不导通，不导通，该电路为全该电路为全1。当写入时，加当写入时，加12.5V25V高压，高压，D,S被瞬时击穿，会有电子通过被瞬时击穿，会有电子通过绝缘层注入悬浮栅。电压去绝缘层注入悬浮栅。电压去
14、掉后，电子无处泄漏，硅栅为负，形成导电沟道（掉后，电子无处泄漏，硅栅为负，形成导电沟道（P），从而使），从而使EPROM单元导通，单元导通，输出为输出为0，没有击穿的单元输出仍为，没有击穿的单元输出仍为1。当紫外线照射时，悬浮栅上的电荷会形成光电流泄漏掉，即可把信息擦除。输出仍为全1。用紫外线照射芯片的石英窗口约10多分钟即可。第21页，共30页，编辑于2022年，星期五 4、E2PROM（电擦除PROM，又称EEPROM或E2PROM:Electrically Erasable PROM）工作原理：是在绝缘栅MOS管的浮栅附近再增加一个栅极（控制栅）。给控制栅加一正电压，就可在浮栅和漏极之间
15、形成厚度不足200（埃）的隧道氧化物。利用隧道效应，电子可注入浮栅，即数据被编程写入。若给控制栅加一负压，浮栅上的电荷可泄漏掉，即信息被擦除。第22页，共30页，编辑于2022年，星期五5.3 RAM存储器存储器 RAM（Random Access Memory）RAM的信息在工作时既能读又能写。能存放数据、中间变量、最终结果等。根据存储信息方式不同，RAM可分为静态（触发器）和动态（存储电容）两种。第23页，共30页，编辑于2022年，星期五 1、Static-RAM 半导体静态存储器。6管静态存储器单元电路电路组成工作原理 SRAM的基本存储电路是双稳态触发器构成的。为了保持双稳态触发器的
16、状态，增加了两个门控管T5，T6。当位线是高电平时，T5,T6导通，A、B端就分别和位线D和相连，若相应的列选线也是高电平，则T7,T8也导通，于是D和D非就分别和输入/输出电路的I/O线及I/O非线相通了。进行写入操作时，写入信号自I/O线及I/O非线输入。由于存储单元有电源及负载管，可以不断地向栅极补充电荷。所以各个管子的状态不会改变，写入的信息可以永远保持下去。第24页，共30页，编辑于2022年，星期五SRAM的典型芯片介绍 SRAM 有 Intel 6116，6264，62128，62256等。6116：容量为：16k位=2k8bit，因为SRAM内部都是按字节组成的。地址线：11条
17、，7条用于行地址，4条用于列地址。数据线：8条，按字节输入、输出。存储体：128168=16384个存储单元。控制线：3条，OE,WE,CS。6116的引脚与内部结构如下图：第25页，共30页，编辑于2022年，星期五2、Dynamic-RAM半导体存储器 由由T与电容与电容Cs组成，信息存储在组成，信息存储在Cs上。当上。当X=1，T导通，电容导通，电容Cs与数据线与数据线D连通。连通。写入时，外部数据驱动写入时，外部数据驱动D，并由，并由D对电容对电容Cs充电或放电，改变其存储的信息。充电或放电，改变其存储的信息。读出时，读出时，Cs经经D对数据线上的寄生电容对数据线上的寄生电容Cd充电或
18、放电，从而改变寄生电容充电或放电，从而改变寄生电容Cd上的电压，上的电压，读出所存储的信息。因每次输出都会使读出所存储的信息。因每次输出都会使Cs上原上原有的电荷泄放，存储的内容就会被破坏，所以有的电荷泄放，存储的内容就会被破坏，所以读出是破坏性的。为此，每次读出后都需要进读出是破坏性的。为此，每次读出后都需要进行再生（重新写入）以恢复行再生（重新写入）以恢复Cs上的信息。上的信息。因为因为CsCd，读出时引起的数据线上的电压读出时引起的数据线上的电压变化很小，再加上噪声的影响，需经过灵敏度很高变化很小，再加上噪声的影响，需经过灵敏度很高的读出放大器放大和整形后才能输出的读出放大器放大和整形后
19、才能输出第26页，共30页，编辑于2022年，星期五 由于基本单元电路简单，使DRAM的基本存储单元集成度很高，但DRAM的附属电路 较复杂，需读出放大器，整形，刷新等电路。为什么DRAM要不断地刷新？由于DRAM是靠电容Cs存储信息的，Cs有电荷时为逻辑“1”，没有电荷时为逻辑“0”。但由于任何电容都存在漏电，因此当电容Cs存有电荷时，过一段时间由于电容的放电会导致电荷流失，信息也会丢失，解决的办法是刷新，即每隔一定时间（大约14ms）就要刷新一次，使原来处于逻辑“1”的电容的电荷又得到补充，而原来处于电平“0”的电容仍保持“0”。第27页，共30页，编辑于2022年，星期五DRAM芯片21
20、16介绍：为16k1bit的DRAM芯片，对外引脚16条。A0A6：地址信号为7条；WE：写允许；RAS：行地址选通；CAS：列地址选通；Do：数据输出；Di：数据输入；使用时Do、Di连接在一起。其内部有行、列地址锁存器，行、列译码器，存储矩阵，读出放大器，行、列时钟电路，输出缓冲器和输入寄存器等部件组成。（128行128列，每隔15s刷新一行，1.92ms刷新一遍）其内部结构框图如下：第28页，共30页，编辑于2022年，星期五DRAM的刷新策略：DRAM芯片有片内刷新，片外刷新。（1）集中刷新：将整个刷新周期分为两部分,前一部分可进行读、写或维持（不读不写），后一部分不进行读写操作而集中
21、对DRAM刷新操作。这种方式控制简单。但在刷新过程中不允许读写，存在死时间。（2）分散刷新（隐式刷新）：在每个读写或维持周期之后插入刷新操作，刷新存储矩阵的一行所有单元。这样把一个存储系统的周期分为两部分，读写、维持时间和刷新时间。优点是控制简单，不存在死时间；缺点是刷新时间占整个读写系统时间的一半，故只用于低速系统。（3）异步刷新：利用CPU不访问存储器的时间进行刷新操作。若按照预定的时间间隔应该刷新时，CPU正在访问存储器，刷新周期可以向后稍微延迟一段时间，只要保证在刷新周期内所有的行都能得到刷新即可。这种方式优点是：对CPU访存的效率和速度影响小，又不存在死时间；缺点是：控制电路较复杂。第29页，共30页，编辑于2022年，星期五 The end !The end !The end !The end !第30页，共30页，编辑于2022年，星期五