微细加工幻灯片.ppt

《微细加工幻灯片.ppt》由会员分享，可在线阅读，更多相关《微细加工幻灯片.ppt（57页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、微细加工课件第1页，共57页，编辑于2022年，星期六教材：教材：微电子制造科学原理与工程技术微电子制造科学原理与工程技术，Stephen A.Campbell，电子工，电子工业出版社业出版社主要参考书：主要参考书：微细加工技术微细加工技术，蒋欣荣，电子工业出版社，蒋欣荣，电子工业出版社 VLSI Technology,S.M.Sze半导体制造技术半导体制造技术，Michael Quirk,Julian Serda，电子工业出版社，电子工业出版社第2页，共57页，编辑于2022年，星期六 微细加工技术的涉及面极广，具有微细加工技术的涉及面极广，具有“大科学大科学大科学大科学”的性质，其发展将依

2、的性质，其发展将依赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、赖于基础材料、器件物理、工艺原理、精密光学、电子光学、离子光学、化学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、化学、计算机技术、超净和超纯技术、真空技术、自动控制、精密机械、冶金化工等方面的成果。冶金化工等方面的成果。微细加工技术的应用十分广泛，主要应用于微电子器件、集成电微细加工技术的应用十分广泛，主要应用于微电子器件、集成电路以及微机电系统（路以及微机电系统（MEMS）的制造。）的制造。加工尺度：亚毫米加工尺度：亚毫米 纳米量级。纳米量级。加工单位：微米加工单位：微米 原子或分子线度量级（原

3、子或分子线度量级（1010 m）。）。1.1 主要内容主要内容第第 1 1 章章 引论引论第3页，共57页，编辑于2022年，星期六第一台通用电子计算机：第一台通用电子计算机：ENIAC（Electronic Numerical Integrator and Calculator）1946年年2月月14日日Moore School，Univ.of Pennsylvania19,000个真空管组成个真空管组成大小：长大小：长24m，宽，宽6m，高，高2.5m速度：速度：5000次次/sec；重量：；重量：50吨；吨；功率：功率：140KW；平均无故障运行时间：平均无故障运行时间：7min1.2

4、微细加工技术在集成电路发展中的作用微细加工技术在集成电路发展中的作用 一、半导体产业发展历程一、半导体产业发展历程一、半导体产业发展历程一、半导体产业发展历程第4页，共57页，编辑于2022年，星期六1947年年12月月23日第一个晶体管，日第一个晶体管，NPN Ge晶体管。晶体管。W.Schokley，J.Bardeen，W.Brattain晶体管的剖面图晶体管的剖面图获得获得19561956年年年年NobelNobel物理奖物理奖晶体管的剖面图晶体管的剖面图特点：体积特点：体积小，无真空，小，无真空，可靠，重量可靠，重量轻等。轻等。第5页，共57页，编辑于2022年，星期六肖克莱肖克莱肖克

5、莱肖克莱(William Shockley)(William Shockley)巴丁巴丁巴丁巴丁(John Bardeen)(John Bardeen)布拉顿布拉顿布拉顿布拉顿(Walter Brattain)(Walter Brattain)第6页，共57页，编辑于2022年，星期六1958年第一块集成电路：年第一块集成电路：TI公司的公司的Kilby，12个器件（两个晶体管、两个器件（两个晶体管、两个电容和八个电阻），个电容和八个电阻），Ge晶片晶片获得获得2000年年Nobel物理奖物理奖Ti公司公司Jack Kilby（杰克（杰克.基尔比）基尔比）第7页，共57页，编辑于2022年，星

6、期六Robert Noyce(罗伯特罗伯特.诺依斯诺依斯)1959年年 美国仙童美国仙童/飞兆公司（飞兆公司（Fairchild Semiconductor ）的）的R.Noicy（罗伯特（罗伯特.诺依斯）开发出用于诺依斯）开发出用于IC的的Si平面工艺技术，从平面工艺技术，从而推动了而推动了IC制造业的大发展。制造业的大发展。1960年仙童公司制造的年仙童公司制造的IC 第8页，共57页，编辑于2022年，星期六半导体产业发展史上的几个里程碑半导体产业发展史上的几个里程碑v1962年年Wanlass和和C.T.Sah CMOS技术技术 现在集成电路产业中占现在集成电路产业中占95%以上。以上

7、。v1967年年Kahng和和S.Sze 非挥发存储器非挥发存储器v1968年年Dennard（登纳德）（登纳德）单晶体管单晶体管DRAMv1971年年Intel公司微处理器公司微处理器计算机的心脏计算机的心脏第一个微处理器第一个微处理器4004。4004规格为规格为1/8英寸英寸 x 1/16英寸，仅包含英寸，仅包含2000多个晶体管，采用英特尔多个晶体管，采用英特尔10微米微米PMOS技术生产。技术生产。第9页，共57页，编辑于2022年，星期六 集成电路发展简史集成电路发展简史集成电路发展简史集成电路发展简史 58年，锗年，锗 IC 59年，硅年，硅 IC 61年，年，SSI（10 10

8、0 个元件个元件/芯片），芯片），RTL 62年，年，MOS IC，TTL，ECL 63年，年，CMOS IC 64年，线性年，线性 IC 第10页，共57页，编辑于2022年，星期六 65年，年，MSI（100 3000个元件个元件/芯片）芯片）69年，年，CCD 70年，年，LSI（3000 10万个元件万个元件/芯片），芯片），1K DRAM 71年，年，8位位 MPU IC，4004 72年，年，4K DRAM，I2L IC 77年，年，VLSI（10万万 300万个元件万个元件/芯片），芯片），64K DRAM，16位位 MPU 80年，年，256K DRAM，2 m 84年，年，1

9、M DRAM，1 m 85年，年，32 位位 MPU，M 68020 第11页，共57页，编辑于2022年，星期六 86年，年，ULSI（300万万 10亿个元件亿个元件/芯片），芯片），4 M DRAM(8106,91 mm2,0.8 m,150 mm)，于于 89 年开始商业化生产，年开始商业化生产，95 年达到生产顶峰。主要工年达到生产顶峰。主要工 艺技术：艺技术：g 线（线（436 nm）步进光刻机、）步进光刻机、1:10 投影曝光、投影曝光、负性胶负性胶 正性胶、各向异性干法腐蚀、正性胶、各向异性干法腐蚀、LOCOS 元件元件 隔离技术、隔离技术、LDD 结构、浅结注入、薄栅绝缘层、

10、多晶结构、浅结注入、薄栅绝缘层、多晶 硅或难熔金属硅化物、多层薄膜工艺等。硅或难熔金属硅化物、多层薄膜工艺等。第12页，共57页，编辑于2022年，星期六 88年，年，16 M DRAM（3107,135 mm2,0.5 m,200 mm），），于于 92 年开始商业化生产，年开始商业化生产，97 年达到生产顶峰。主要年达到生产顶峰。主要 工艺技术：工艺技术：i 线（线（365 nm）步进光刻机、选择）步进光刻机、选择 CVD 工艺、工艺、多晶硅化物、难熔金属硅化物多层布线、接触埋入、多晶硅化物、难熔金属硅化物多层布线、接触埋入、化学机械抛光（化学机械抛光（CMP）工艺等。）工艺等。第13页，

11、共57页，编辑于2022年，星期六 91年，年，64 M DRAM（1.4108,198 mm2,0.35 m,200 mm），），于于 94 年开始商业化生产，年开始商业化生产，99 年达到生产顶峰。主要年达到生产顶峰。主要 工艺技术：工艺技术：i 线步进光刻机、相移掩模技术、低温平线步进光刻机、相移掩模技术、低温平 面化工艺、全干法低损伤刻蚀、加大存储电容工艺、面化工艺、全干法低损伤刻蚀、加大存储电容工艺、增强型隔离、增强型隔离、RTP/RTA工艺、高性能浅结、工艺、高性能浅结、CMP 工艺、生产现场粒子监控工艺等。工艺、生产现场粒子监控工艺等。第14页，共57页，编辑于2022年，星期六

12、 92年，年，256 M DRAM（5.6108,400 mm2,0.25 m,200 mm），），于于 98 年开始商业化生产，年开始商业化生产，2002 年达到生产顶峰。年达到生产顶峰。主要工艺技术：准分子激光（主要工艺技术：准分子激光（248 nm）步进光刻机、）步进光刻机、相移掩模技术、无机真空兼容全干法光刻胶、相移掩模技术、无机真空兼容全干法光刻胶、10亿个元件亿个元件/芯片），芯片），1 G DRAM（2.2109,700 mm2,0.18 m,200 mm），），2000 年开始商业化生产，年开始商业化生产，2004 年达到生产顶峰。年达到生产顶峰。主要工艺技术：主要工艺技术：X

13、 射线光刻机、超浅结（射线光刻机、超浅结（0.05 m）、）、高介电常数铁电介质工艺、高介电常数铁电介质工艺、SiC 异质结工艺、现场异质结工艺、现场 真空连接工艺、实时控制工艺的全面自动化等。真空连接工艺、实时控制工艺的全面自动化等。97年，年，4 G DRAM（8.8109,986 mm2,0.13 m,300 mm），），2003 年进入商业化生产。年进入商业化生产。02年，年，2 G、0.13 m，（商业化生产），（商业化生产）04年，年，4 G、0.09 m，（商业化生产），（商业化生产）06年，年，8 G、0.056 m，（商业化生产），（商业化生产）第16页，共57页，编辑于20

14、22年，星期六Intel,Pentium III45nm CPU,AMD第17页，共57页，编辑于2022年，星期六 二、集成电路的发展规律二、集成电路的发展规律二、集成电路的发展规律二、集成电路的发展规律 集成电路工业发展的一个重要规律即所谓集成电路工业发展的一个重要规律即所谓 摩尔定律摩尔定律摩尔定律摩尔定律。Intel 公司的创始人之一公司的创始人之一戈登戈登摩尔摩尔先生在先生在 1965 年年 4月月19日发表于日发表于电子学杂志电子学杂志上的文章中提出，集成电路的能力将每年翻一番。上的文章中提出，集成电路的能力将每年翻一番。1975 年，他对此提法做了修正，称集成电路的能力将每两年翻

15、一番。年，他对此提法做了修正，称集成电路的能力将每两年翻一番。摩尔定律最近的表述：在价格不变的情况下，摩尔定律最近的表述：在价格不变的情况下，集成电路芯片上集成电路芯片上集成电路芯片上集成电路芯片上的晶体管数量每的晶体管数量每的晶体管数量每的晶体管数量每 1818 个月翻一番，即每个月翻一番，即每个月翻一番，即每个月翻一番，即每 3 3 年乘以年乘以年乘以年乘以 4 4。第18页，共57页，编辑于2022年，星期六关键尺寸关键尺寸(CD)的发展的发展第19页，共57页，编辑于2022年，星期六1971年，年，Intel的第一个微处理器的第一个微处理器4004：10微米工艺，仅包含微米工艺，仅包

16、含2300多只晶体管；多只晶体管；2010年，年，Intel的最新微处理器的最新微处理器Core i7：32纳米工艺，包含近纳米工艺，包含近20亿只晶体管。亿只晶体管。晶体管集成数量的发展晶体管集成数量的发展第20页，共57页，编辑于2022年，星期六p 据据报报道道，英英特特尔尔将将于于2011年年底底推推出出采采用用22 nm工艺的工艺的MPU，包含近，包含近290亿只晶体管；亿只晶体管；p 英英特特尔尔预预计计建建设设、装装备备22nm工工艺艺工工厂厂的的资资本支出将增加到本支出将增加到90亿美元；亿美元；p 英英特特尔尔将将联联合合三三星星、东东芝芝等等厂厂商商进进行行10nm制制造造

17、工工艺艺研研发发，在在2016年年之之前前三三大大巨巨头头将会升级到将会升级到10nm级别制造工艺。级别制造工艺。晶体管集成数量的发展晶体管集成数量的发展22nm 测试芯片测试芯片-intel第21页，共57页，编辑于2022年，星期六 集成电路工业发展的另一些规律：集成电路工业发展的另一些规律：集成电路工业发展的另一些规律：集成电路工业发展的另一些规律：建立一个芯片厂的造价也是每建立一个芯片厂的造价也是每建立一个芯片厂的造价也是每建立一个芯片厂的造价也是每 3 3 年乘以年乘以年乘以年乘以 4 4；线条宽度每线条宽度每线条宽度每线条宽度每 6 6 年下降一半；年下降一半；年下降一半；年下降一

18、半；芯片上每个器件的价格每年下降芯片上每个器件的价格每年下降芯片上每个器件的价格每年下降芯片上每个器件的价格每年下降 30%40%30%40%；晶片直径的变化：晶片直径的变化：晶片直径的变化：晶片直径的变化：60年：年：0.5 英寸，英寸，65年：年：1 英寸，英寸，70年：年：2 英寸，英寸，75年：年：3 英寸，英寸，80年：年：4 英寸，英寸，90年：年：6 英寸，英寸，95年：年：8 英寸（英寸（200 mm），），2000年：年：12 英寸（英寸（300 mm）。）。第22页，共57页，编辑于2022年，星期六2000年年1992年年1987年年1981年年1975年年1965 年年

19、 50mm 100mm 125mm 150mm 200mm 300mm 450mm 2吋吋 4吋吋 5吋吋 6吋吋 8吋吋 12吋吋 18吋吋2008年年硅片尺寸（Wafer Size）的发展第23页，共57页，编辑于2022年，星期六美国美国 1997 2012 年半导体技术发展规划年半导体技术发展规划 1997 1999 2001 2003 2006 2009 2012比特比特/芯片芯片256M1 G4 G 16 G 64 G256 G特征尺寸特征尺寸（m）0.250.180.150.130.10.070.05晶片直径晶片直径（mm）200300300300300450450 三、集成电路

20、的发展展望三、集成电路的发展展望三、集成电路的发展展望三、集成电路的发展展望 目标：集成度目标：集成度 、可靠性、可靠性 、速度、速度 、功耗、功耗 、成本、成本 努力方向：线宽努力方向：线宽 、晶片直径、晶片直径 、设计技术、设计技术 第24页，共57页，编辑于2022年，星期六 可以看出，专家们认为，可以看出，专家们认为，在未来一段时期内，在未来一段时期内，在未来一段时期内，在未来一段时期内，ICIC 的发展仍将遵的发展仍将遵的发展仍将遵的发展仍将遵循摩尔定律循摩尔定律循摩尔定律循摩尔定律，即集成度每即集成度每 3 年乘以年乘以 4，而线宽则是每，而线宽则是每 6年下降一半。年下降一半。硅

21、技术过去一直是，而且在未来的一段时期内也还将是微电硅技术过去一直是，而且在未来的一段时期内也还将是微电硅技术过去一直是，而且在未来的一段时期内也还将是微电硅技术过去一直是，而且在未来的一段时期内也还将是微电子技术的主体子技术的主体子技术的主体子技术的主体。目前硅器件与集成电路占了目前硅器件与集成电路占了 2000多亿美元的半导体市多亿美元的半导体市场的场的 95%以上。以上。第25页，共57页，编辑于2022年，星期六摩尔定律的问题：摩尔定律的问题：特征尺寸的缩小已经接近原子量级，量子效应越来越明显。特征尺寸的缩小已经接近原子量级，量子效应越来越明显。芯片功耗。由于越来越多的器件集成在更小的面

22、积内，单位面积的热量也芯片功耗。由于越来越多的器件集成在更小的面积内，单位面积的热量也成倍增加。成倍增加。电流泄漏、热噪。电流泄漏、热噪。The Moores Law摩尔定律摩尔定律第26页，共57页，编辑于2022年，星期六ITRS国际半导体技术蓝图国际半导体技术蓝图融合融合SiP3D集成集成第27页，共57页，编辑于2022年，星期六“More Moore”芯片特征尺寸的不断缩小。芯片特征尺寸的不断缩小。l 从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小尺寸的继续缩小l 与此关联

23、的与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。的电性能。More Moore第28页，共57页，编辑于2022年，星期六More MooreHigh-K材料：材料：高介电常数，取代高介电常数，取代SiO2作栅介质，降低漏电。作栅介质，降低漏电。High-K材料相对介电常数为材料相对介电常数为25左右，甚至可以到左右，甚至可以到37。Low-K 材料：材料：低介电常数，减少铜互连导线间的电容，提高信号速度。低介电常数，减少铜互连导线间的电容，提高信号速度。Low-K材料相对介电常数在材料相对介电常数在3左右。左右。第

24、29页，共57页，编辑于2022年，星期六25 nm FINFET MOS transistor第30页，共57页，编辑于2022年，星期六第31页，共57页，编辑于2022年，星期六ITRS国际半导体技术蓝图国际半导体技术蓝图第32页，共57页，编辑于2022年，星期六 功能多样化的功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级集成或精确的封装级(SiP)或芯片级或芯片级(SoC)转移。转移。More Than Mo

25、ore第33页，共57页，编辑于2022年，星期六功率器件功率器件功率系统集成芯片功率系统集成芯片(Power SoC or SiP)第34页，共57页，编辑于2022年，星期六 四、集成电路发展面临的问题四、集成电路发展面临的问题四、集成电路发展面临的问题四、集成电路发展面临的问题 1 1、基本限制、基本限制、基本限制、基本限制 如热力学限制。由于热扰动的影响，数字逻辑系统的开关能量至如热力学限制。由于热扰动的影响，数字逻辑系统的开关能量至少应满足少应满足 ES 4kT=1.6510-20 J。当沟道长度为。当沟道长度为 0.1 m 时，开关能量约时，开关能量约为为 510-18 J。在亚微

26、米范围，从热力学的角度暂时不会遇到麻烦。又如加。在亚微米范围，从热力学的角度暂时不会遇到麻烦。又如加工尺度限制，显然原子尺寸是最小可加工单位，现在的最小加工单位通常大工尺度限制，显然原子尺寸是最小可加工单位，现在的最小加工单位通常大于这个数值。于这个数值。2 2、器件与工艺限制、器件与工艺限制、器件与工艺限制、器件与工艺限制 3 3、材料限制、材料限制、材料限制、材料限制 硅材料较低的迁移率将是影响硅材料较低的迁移率将是影响 IC 发展的一个重要障碍。发展的一个重要障碍。4 4、其他限制、其他限制、其他限制、其他限制 包括电路限制、测试限制、互连限制、管脚数量限制、散热限制、包括电路限制、测试

27、限制、互连限制、管脚数量限制、散热限制、内部寄生耦合限制等。内部寄生耦合限制等。第35页，共57页，编辑于2022年，星期六 1.3 集成电路制造的基本工艺流程集成电路制造的基本工艺流程 器件设计器件设计 芯片制造芯片制造 封装测试封装测试电路设计电路设计材料制备材料制备第36页，共57页，编辑于2022年，星期六1.Crystal Growth 单晶生长单晶生长2.Single Crystal Ingot 单晶硅锭单晶硅锭3.Crystal Trimming and Diameter Grind 单晶去头和单晶去头和径向研磨径向研磨4.Flat Grinding 定位边研磨定位边研磨5.Wa

28、fer Slicing 硅片切割硅片切割 6.Edge Rounding 倒角倒角 7.Lapping 粘片粘片 8.Wafer Etching 硅片刻蚀硅片刻蚀 9.Polishing 抛光抛光10.Wafer Inspection 硅片检查硅片检查SlurryPolishing tablePolishing headPolysiliconSeed crystalHeaterCrucible硅片制备硅片制备第37页，共57页，编辑于2022年，星期六88 die200-mm wafer232 die300-mm wafer第38页，共57页，编辑于2022年，星期六Silicon subst

29、ratedrainSilicon substrateTop protective layerMetal layerInsulation layersRecessed conductive layerConductive layer第39页，共57页，编辑于2022年，星期六 横向加工：横向加工：横向加工：横向加工：图形的产生与转移（又称为光刻，包括曝光、图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）显影、刻蚀等）纵向加工：纵向加工：纵向加工：纵向加工：掺杂（扩散、离子注入）、掺杂（扩散、离子注入）、薄膜制备（热氧化、蒸发、溅射、薄膜制备（热氧化、蒸发、溅射、CVD 等）等）芯片制造芯片

30、制造第40页，共57页，编辑于2022年，星期六第41页，共57页，编辑于2022年，星期六涂光刻胶（正）涂光刻胶（正）选择曝光选择曝光热氧化热氧化SiO2一、一、一、一、PNPN 二极管的制造工艺流程二极管的制造工艺流程二极管的制造工艺流程二极管的制造工艺流程N第42页，共57页，编辑于2022年，星期六去胶去胶掺杂掺杂显影（第显影（第 1 次图形转移）次图形转移）刻蚀（第刻蚀（第 2 次图形转移）次图形转移）NP第43页，共57页，编辑于2022年，星期六镀铝膜镀铝膜光刻铝电极光刻铝电极CVD 淀积淀积 SiO2 膜膜光刻接触孔光刻接触孔第44页，共57页，编辑于2022年，星期六二、典型

31、的双极型集成电路工艺流程二、典型的双极型集成电路工艺流程二、典型的双极型集成电路工艺流程二、典型的双极型集成电路工艺流程 衬衬底底制制备备 热热氧氧化化 隐隐埋埋层层光光刻刻 隐隐埋埋层层扩扩散散 外外延延淀淀积积 热热氧氧化化 隔隔离离光光刻刻 隔隔离离扩扩散散 热热氧氧化化 基基区区光光刻刻 基基区区扩扩散散 再再分分布布及及氧氧化化 发发射射区区光光刻刻 （背背面面掺掺金金）发发射射区区扩扩散散 氧氧化化 接接触触孔孔光光刻刻 铝铝淀淀积积 反反刻刻铝铝 铝铝合合金金 淀淀积积钝钝化层化层 压焊区光刻压焊区光刻 中测中测第45页，共57页，编辑于2022年，星期六 衬底制备、热氧化、第衬

32、底制备、热氧化、第衬底制备、热氧化、第衬底制备、热氧化、第 1 1 次光刻、隐埋层扩散次光刻、隐埋层扩散次光刻、隐埋层扩散次光刻、隐埋层扩散 杂杂质质选选择择原原则则：杂杂质质固固溶溶度度大大，以以使使集集电电极极串串联联电电阻阻降降低低；高高温温时时在在硅硅中中的的扩扩散散系系数数要要小小，以以减减小小外外延延时时埋埋层层杂杂质质上上推推到到外外延延层层的的距距离离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为 As。第46页，共57页，编辑于2022年，星期六 对于模拟电路，典型的外延层电阻率对于模拟电路，典型的外延层电阻率

33、epi=0.55 cm，厚度，厚度 Tepi=7 17 m。外延层淀积、热氧化外延层淀积、热氧化外延层淀积、热氧化外延层淀积、热氧化 对对于于数数字字电电路路，典典型型的的外外延延层层电电阻阻率率 epi=0.2 .cm，厚厚度度Tepi=3 7 m；第47页，共57页，编辑于2022年，星期六 第第第第 2 2 次光刻、次光刻、次光刻、次光刻、隔离扩散隔离扩散隔离扩散隔离扩散 在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。第48页，共57页，编辑于2022年，星期六 热氧化、第热氧化、第热氧化、第热氧化、第 3 3 次光刻、基区扩散次

34、光刻、基区扩散次光刻、基区扩散次光刻、基区扩散 形成形成 NPN 管的基区及扩散电阻。管的基区及扩散电阻。第49页，共57页，编辑于2022年，星期六热氧化、第热氧化、第热氧化、第热氧化、第 4 4 次光刻、次光刻、次光刻、次光刻、发射区扩散发射区扩散发射区扩散发射区扩散 包括集电极接触孔光刻与包括集电极接触孔光刻与 N+扩散，以减小接触电阻。扩散，以减小接触电阻。第50页，共57页，编辑于2022年，星期六 氧化、第氧化、第氧化、第氧化、第 5 5 次光刻（接触孔光刻次光刻（接触孔光刻次光刻（接触孔光刻次光刻（接触孔光刻 ）第51页，共57页，编辑于2022年，星期六 铝淀积、第铝淀积、第铝

35、淀积、第铝淀积、第 6 6 次光刻、铝合金次光刻、铝合金次光刻、铝合金次光刻、铝合金第52页，共57页，编辑于2022年，星期六第53页，共57页，编辑于2022年，星期六 钝钝钝钝化化化化：可可采采用用等等离离子子增增强强化化学学汽汽相相淀淀积积（PECVD）Si3N4 钝钝化化膜，一般淀积温度膜，一般淀积温度 300。第第第第 7 7 次光刻次光刻次光刻次光刻（开压焊孔）（开压焊孔）中测中测中测中测 从上述芯片制造工艺过程可以看到，共进行了从上述芯片制造工艺过程可以看到，共进行了 7 次光刻次光刻，需要，需要 7 块块掩膜版。典型的集成电路制造工艺需要掩膜版。典型的集成电路制造工艺需要 1

36、5 20 块不同的掩膜版，某块不同的掩膜版，某些些 BiCMOS 工艺更需要工艺更需要 28 块掩膜版。此外，还要涉及到氧化、外延、块掩膜版。此外，还要涉及到氧化、外延、离子注入或扩散、化学汽相淀积、金属化和钝化等工艺。掌握了这些工离子注入或扩散、化学汽相淀积、金属化和钝化等工艺。掌握了这些工艺技术，就掌握了制造集成电路的基本技术。艺技术，就掌握了制造集成电路的基本技术。第54页，共57页，编辑于2022年，星期六SGD三、三、三、三、MOSFETMOSFET 集成电路集成电路集成电路集成电路 N 沟道硅栅沟道硅栅 MOSFET 剖面图剖面图PNN第55页，共57页，编辑于2022年，星期六

37、CMOS 结构剖面图结构剖面图第56页，共57页，编辑于2022年，星期六CMOS工艺工艺流程流程中的中的主要主要制造制造步骤步骤Oxidation(Field oxide)Silicon substrateSilicon dioxideSilicon dioxideoxygenPhotoresistDevelopoxideoxidePhotoresistCoatingphotoresistphotoresistMask-WaferAlignment and ExposureMaskUV lightExposed Photoresistexposedexposedphotoresistphot

38、oresistGGSDActive Regionstop nitridetop nitrideSDGGsilicon nitridesilicon nitrideNitrideDepositionContact holesSDGGContactEtchIon ImplantationresistresistresistoxoxDGScanning ion beamSMetal Deposition and EtchdrainSDGGMetal contacts PolysiliconDepositionpolysiliconpolysiliconSilane gasDopant gasOxid

39、ation(Gate oxide)gate oxidegate oxideoxygenPhotoresistStripoxideoxideRF PowerRF PowerIonized oxygen gasOxideEtchphotoresistphotoresistoxideoxideRF PowerRF Power Ionized CF4 gasPolysiliconMask and EtchRF PowerRF PoweroxideoxideoxideIonized CCl4 gaspolypoly gate gateRF PowerRF Power第57页，共57页，编辑于2022年，星期六