《五、基于ARM的嵌入式系统硬件结构设计37907.pptx》由会员分享，可在线阅读，更多相关《五、基于ARM的嵌入式系统硬件结构设计37907.pptx（139页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1嵌入式系统设计与实例开发嵌入式系统设计与实例开发基于基于3232位微处理器与实时操作系统位微处理器与实时操作系统第七讲第七讲 基于基于ARMARM的硬件系统结构设计的硬件系统结构设计2本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计3S3C44B0/S3C2410时钟电源管理时钟电源管理lS3C44B0的电源管理有五种模式：正常模式，低速模式，空闲模的电源管理有五种模式：正常模式，低速模式，空闲模
2、式，停止模式和式，停止模式和LCD的的SL空闲模式。空闲模式。lS3C2410的电源管理模块有四种活动模式：正常模式，低速模式，的电源管理模块有四种活动模式：正常模式，低速模式，休眠模式和断电模式。休眠模式和断电模式。4S3C44B0/S3C2410时钟管理时钟管理 l1时钟结构：时钟结构：lS3C44B0的时钟发生器模块的时钟发生器模块 5l2时钟源的选择：时钟源的选择：l控制模式引脚（控制模式引脚（OM3和和OM2）与）与S3C44B0/S3C2410时钟源选择时钟源选择的结合关系如表的结合关系如表9-18所示。所示。OM3:2状态通过查阅状态通过查阅OM3和和OM2引引脚在脚在nRESE
3、T上升沿时的值内部锁存的。上升沿时的值内部锁存的。67l3PLL（锁相环）（锁相环）l内置时钟发生器的内置时钟发生器的S3C44B0 PLL/S3C2410MPLL是一个以频率与是一个以频率与相位输入信号的基准的同步输出信号的电路。相位输入信号的基准的同步输出信号的电路。8l4上电复位：上电复位：l晶振开始振荡数毫秒后，当晶振开始振荡数毫秒后，当S3C44B0OSC（S3C2410:XTlpll）时钟稳定后）时钟稳定后nRESET得到释放，得到释放，PLL开始根据默认的开始根据默认的PLL配置进行运作。配置进行运作。lPLL在上电复位后变得不稳定，所以在上电复位后变得不稳定，所以Fin代替代替
4、Fpllo（S3C2410:Mpll）在）在S/W（S3C2410:软件）更新软件）更新PLLCON的配置前直接反的配置前直接反馈到馈到Fout。l用户在复位后想使用用户在复位后想使用PLLCON寄存器的默认值，也需要通过寄存器的默认值，也需要通过S/W（S3C2410:软件）写入相同的值给软件）写入相同的值给PLLCON寄存器。寄存器。9上电复位时钟锁定上电复位时钟锁定 10l在正常模式下的操作，如果用户希望通过写在正常模式下的操作，如果用户希望通过写PMS值的方法改变频值的方法改变频率，率，PLL锁定时间会自动写入。在锁定时间里，时钟不支持内部模锁定时间会自动写入。在锁定时间里，时钟不支持
5、内部模块。块。11S3C44B0/S3C2410电源管理电源管理lS3C44B0/S3C2410电源管理模块通过控制系统时钟，实现减少电源管理模块通过控制系统时钟，实现减少系统的电源功耗。系统的电源功耗。lS3C44B0的方法与的方法与PLL，时钟控制逻辑，外设时钟控制以及唤醒，时钟控制逻辑，外设时钟控制以及唤醒信号相关。信号相关。1213S3C44B0 电源管理状态机电源管理状态机14本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口
6、设计其它通讯接口设计其它通讯接口设计15S3C44B0/S3C2410存储控制器存储控制器l存储器是嵌入式系统的重要组成部分，在嵌入式开发中，存储器是嵌入式系统的重要组成部分，在嵌入式开发中，扩展存储器是重要的一步。扩展存储器是重要的一步。S3C44B0和和S3C2410的存的存储器控制器提供访问外部存储器所需要的存储器控制信储器控制器提供访问外部存储器所需要的存储器控制信号，便于扩展外部存储器。号，便于扩展外部存储器。16S3C44B0的存储器配置的存储器配置17Bank6/Bank7地址分布地址分布18ROM接口接口l 4片片8位位ROM存储器接口存储器接口 19l16位位ROM存储器接口
7、存储器接口20lSDRAM接口接口l单片单片16位位SDRAM存储器接口存储器接口 21与与2片片16M的的SDRAM的连接方法的连接方法22S3C44B0/S3C2410存储器接口存储器接口23NAND和NOR性能比较NORNOR和和NANDNAND是现在市场上两种主要的非易失闪存技术是现在市场上两种主要的非易失闪存技术lNORNOR的读速度比的读速度比NANDNAND稍快一些稍快一些lNANDNAND的写入速度比的写入速度比NORNOR快很多快很多lNANDNAND的擦除速度远比的擦除速度远比NORNOR的快的快l大多数写入操作需要先进行擦除操作大多数写入操作需要先进行擦除操作lNANDN
8、AND的擦除单元更小，相应的擦除电路更少的擦除单元更小，相应的擦除电路更少24接口差别lNOR flashNOR flash带有带有SRAMSRAM接口，线性寻址，可以很容易地存接口，线性寻址，可以很容易地存取其内部的每一个字节取其内部的每一个字节lNAND flashNAND flash使用复用接口和控制使用复用接口和控制IOIO多次寻址存取数据多次寻址存取数据lNANDNAND读和写操作采用读和写操作采用512512字节的块，这一点有点像硬盘字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备管理，此类操作易于取代硬盘等类似的块设备25容量和成本lNAND flashNAND
9、 flash生产过程更为简单，成本低生产过程更为简单，成本低l常见的常见的NOR flashNOR flash为为128KB128KB16MB16MB，而，而NANDNANDflashflash通常有通常有8 8128MB128MBlNORNOR主要应用在代码存储介质中，主要应用在代码存储介质中，NANDNAND适合于数据存储适合于数据存储lNANDNAND在在CompactFlashCompactFlash、Secure DigitalSecure Digital、PC CardsPC Cards和和MMCMMC存储存储卡市场上所占份额最大卡市场上所占份额最大26可靠性和耐用性l在在NAND
10、中每块的最大擦写次数是中每块的最大擦写次数是100万次，而万次，而NOR的的擦写次数是擦写次数是10万次万次l位交换的问题位交换的问题NAND flash中更突出，需要中更突出，需要ECC纠错纠错lNAND flash中坏块随机分布，需要通过软件标定中坏块随机分布，需要通过软件标定产品量产的问题产品量产的问题27嵌入式系统中应用RAM的情况28本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/O系统设计系统设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计29I/O子系
11、统的层次模型lI/OI/O子系统：子系统：I/OI/O设备、相关的设备驱动程序和设备、相关的设备驱动程序和I/OI/O子系统组成嵌入式子系统组成嵌入式I/OI/O子系统。子系统。lI/OI/O子系统的目标是对子系统的目标是对RTOSRTOS和应用程序员隐藏设备特定的信息，并且对和应用程序员隐藏设备特定的信息，并且对系统的外围系统的外围I/OI/O设备提供一个统一的访问方法。设备提供一个统一的访问方法。30从不同角度看I/O系统l从系统软件开发者角度看，从系统软件开发者角度看，I/OI/O操作意味着与设备的通信、操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传对设备编
12、程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。备的物理特性，如寄存器的定义和设备的访问方法。l从从RTOSRTOS的角度看，的角度看，I/OI/O操作意味着对操作意味着对I/OI/O请求定位正确的设备，请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。有时要求请求。有时要求RTOSRTOS保证对设备的同步访问。保证对设备的同步访问。RTOSRTOS必须进行必须进行抽象，
13、对应用程序员隐含设备的特性。抽象，对应用程序员隐含设备的特性。l从应用程序员角度看，从应用程序员角度看，目标是找到一个简单、统一和精练的目标是找到一个简单、统一和精练的方法与系统中出现的所有类型的设备通信。方法与系统中出现的所有类型的设备通信。31I/O接口的编址方式端口映射1 1）I/OI/O接口独立编址接口独立编址端口映端口映射方式射方式l这种编址方式是将存储器地址这种编址方式是将存储器地址空间和空间和I/OI/O接口地址空间分开接口地址空间分开设置，互不影响。设有专门的设置，互不影响。设有专门的输入指令（输入指令（ININ）和输出指令）和输出指令（OUTOUT）来完成）来完成I/OI/O
14、操作。操作。主要优点：主要优点：内存地址空间与内存地址空间与I/OI/O接口地址空间分开，互不影响，译码电接口地址空间分开，互不影响，译码电路较简单，并设有专门的路较简单，并设有专门的I/OI/O指令，所以编程序易于区分，且执行时间指令，所以编程序易于区分，且执行时间短，快速性好。短，快速性好。缺点：缺点：只用只用I/OI/O指令访问指令访问I/OI/O端口，功能有限且要采用专用端口，功能有限且要采用专用I/OI/O周期和专周期和专用用I/OI/O控制线，使微处理器复杂化。控制线，使微处理器复杂化。32I/O接口的编址方式内存映射1 1）2 2）I/OI/O接口与存储器统一编址方式接口与存储器
15、统一编址方式内存映射内存映射l这种编址方式不区分存储器地址空间和这种编址方式不区分存储器地址空间和I/OI/O接口地址空间，把所有的接口地址空间，把所有的I/OI/O接口的接口的端口都当作是存储器的一个单元对待，端口都当作是存储器的一个单元对待，每个接口芯片都安排一个或几个与存储每个接口芯片都安排一个或几个与存储器统一编号的地址号。也不设专门的输器统一编号的地址号。也不设专门的输入入/输出指令，所有传送和访问存储器的输出指令，所有传送和访问存储器的指令都可用来对指令都可用来对I/OI/O接口操作。接口操作。主要优点：主要优点：访问内存的指令都可用于访问内存的指令都可用于I/OI/O操作，数据处
16、理功能强；同时操作，数据处理功能强；同时I/OI/O接口可与存储器部分共用译码和控制电路。接口可与存储器部分共用译码和控制电路。缺点：缺点：一是一是I/OI/O接口要占用存储器地址空间的一部分；二是因不用专门接口要占用存储器地址空间的一部分；二是因不用专门的的I/OI/O指令，程序中较难区分指令，程序中较难区分I/OI/O操作。操作。33DMA I/ODMA I/ODMA I/OlDMADMA允许设备直接访问内存而不用包含处理器，在数据传输操作开允许设备直接访问内存而不用包含处理器，在数据传输操作开始之前，处理器设置始之前，处理器设置DMADMA控制器，在数据传输期间，读写操作均不控制器，在数
17、据传输期间，读写操作均不通过处理器。通过处理器。lDMADMA传输速度取决于传输速度取决于I/OI/O设备的传输速度、内存设备的速度和设备的传输速度、内存设备的速度和DMADMA控控制器的速度。制器的速度。l通过指定源地址、目的内存地址和传输到通过指定源地址、目的内存地址和传输到DMADMA控制器长度，处理器控制器长度，处理器建立传输操作。建立传输操作。34字符模式设备与块模式设备 根据设备如何处理与系统之间的数据传输方法可将设根据设备如何处理与系统之间的数据传输方法可将设备分为字符模式设备和块模式设备备分为字符模式设备和块模式设备l字符模式设备：允许非结构的数据传输。数据传输典型字符模式设备
18、：允许非结构的数据传输。数据传输典型地采用串行的形式，每次一个字节；字符设备通常是地采用串行的形式，每次一个字节；字符设备通常是简单的设备，如串口、键盘等；当系统到设备的传输简单的设备，如串口、键盘等；当系统到设备的传输速率高于设备的处理速率时，设备驱动程序开设缓冲速率高于设备的处理速率时，设备驱动程序开设缓冲区，缓存这些数据；区，缓存这些数据；l块模式设备：每次传输一个数据块。采用硬件方式控制块模式设备：每次传输一个数据块。采用硬件方式控制数据块的大小，有时需要采用固定的传输协议，如数据块的大小，有时需要采用固定的传输协议，如USBUSB、以太网等设备、以太网等设备35建立通用的I/O接口函
19、数Create()Open()Read()Write()Close()Loctl()Destroy()Driver_Create()Driver_Open()Driver_Read()Driver_Write()Driver_Close()Driver_Loctl()Driver_Destroy()I/OI/O操作操作设备驱动程序设备驱动程序应应 用用设设 备备36I/O接口设计 I/OI/O接口电路也简称接口电路。它是主机和外围设备之接口电路也简称接口电路。它是主机和外围设备之间交换信息的连接部件（电路）。它在主机和外围设备间交换信息的连接部件（电路）。它在主机和外围设备之间的信息交换中起着
20、桥梁和纽带作用。设置接口电路之间的信息交换中起着桥梁和纽带作用。设置接口电路的必要性：的必要性：a)a)解决解决CPUCPU和外围设备之间的时序配合和通信联络问题。和外围设备之间的时序配合和通信联络问题。b)b)解决解决CPUCPU和外围设备之间的数据格式转换和匹配问题。和外围设备之间的数据格式转换和匹配问题。c)c)解决解决CPUCPU的负载能力和外围设备端口选择问题。的负载能力和外围设备端口选择问题。37通用设计原则（I/O设备）lI/O接口接口l接口的概念接口的概念lCPU与外部设备的接口（与外部设备的接口（I/O适配器）适配器）l接口的功能接口的功能l控制控制 l缓冲缓冲l状态状态 l
21、转换转换l整理整理 l程序中断程序中断 38lI/O接口接口l3种寄存器种寄存器l数据寄存器、控制寄存器和状态寄存器数据寄存器、控制寄存器和状态寄存器通用设计原则（I/O设备）数据寄存器状态寄存器控制寄存器I/O接口芯片去I/O设备去CPU39通用设计原则（I/O设备）lI/O设备寻址设备寻址lI/O寻址寻址l定位定位I/O设备内部的寄存器（或一小块存储器）设备内部的寄存器（或一小块存储器）l与存储器共享总线与存储器共享总线l存储器映像法存储器映像法l混合编址混合编址CPU存储器地址总线数据总线读信号写总线译码I/O接口译码40通用设计原则（I/O设备）lI/O设备寻址设备寻址lI/O隔离法隔
22、离法l独立编址独立编址l信号线信号线MERQ/IORQl地址空间地址空间CPU存储器地址总线数据总线读信号写总线I/O接口MERQ/IORQ41lI/O设备的数据输入设备的数据输入/输出输出l输入过程输入过程lCPU把一个地址值放在地址总线上，这一步将选择某一输入设备把一个地址值放在地址总线上，这一步将选择某一输入设备;lCPU等候输入设备的数据成为有效；等候输入设备的数据成为有效；lCPU从数据总线读入数据，并放在一个相应的寄存器中。从数据总线读入数据，并放在一个相应的寄存器中。l输出过程输出过程lCPU把一个地址值放在地址总线上，选择输出设备；把一个地址值放在地址总线上，选择输出设备；lC
23、PU把数据放在数据总线上；把数据放在数据总线上；l输出设备认为数据有效，从而把数据取走。输出设备认为数据有效，从而把数据取走。l究竟什么时候数据才成为有效?通用设计原则（I/O设备）42lI/O设备的定时方式设备的定时方式l简单的外围设备简单的外围设备l机械开关、二极管（无需定时机制，机械开关、二极管（无需定时机制，CPU只要接收或发送数据就可以了）只要接收或发送数据就可以了）l慢速或中速的外围设备慢速或中速的外围设备l速度和速度和CPU速度不在一个数量级，或不规则时间间隔操作速度不在一个数量级，或不规则时间间隔操作(键盘键盘)l异步定时方式异步定时方式l中断方式中断方式l查询方式查询方式l高
24、速的外围设备高速的外围设备l以相等的时间间隔操作，采样同步定时方式以相等的时间间隔操作，采样同步定时方式 l时钟脉冲控制时钟脉冲控制 lDMA通用设计原则（I/O设备）43通用设计原则（I/O设备）lI/O控制方式控制方式l低速设备低速设备l程序查询方式程序查询方式l程序中断方式程序中断方式l高速设备高速设备lDMAl通道方式通道方式l外围处理机（外围处理机（PPU）方式）方式44lI/O接口接口l程序查询方式程序查询方式l读操作流程读操作流程1.CPU测试测试I/O设备状态，等待空闲设备状态，等待空闲2.CPU下达读命令，测试状态寄存器下达读命令，测试状态寄存器3.把数据寄存器中的数据读入到
25、把数据寄存器中的数据读入到CPU中中4.重复执行以上各步重复执行以上各步l写操作流程写操作流程1.CPU测试测试I/O设备状态，等待空闲设备状态，等待空闲2.把数据传输到把数据传输到I/O接口芯片的数据寄接口芯片的数据寄存器中存器中3.CPU下达写命令下达写命令4.重复执行以上各步重复执行以上各步通用设计原则（I/O设备）CPUI/O设备45通用设计原则（I/O设备）lI/O接口接口l中断中断l一种实现一种实现CPU和和I/O设备间异步操作的机制设备间异步操作的机制46通用设计原则（I/O设备）lI/O接口接口l中断中断l响应时间（现场保存）响应时间（现场保存）l中断优先级中断优先级l可屏蔽中
26、断可屏蔽中断l不可屏蔽中断不可屏蔽中断l中断向量（地址）中断向量（地址）l固定固定/不固定不固定47CPUPC 设备设备状态寄存器数据寄存器中断请求中断应答数据/地址通用设计原则（I/O设备）中断处理48lI/O接口接口lDMAlI/O设备和存储器直接进行数据传输设备和存储器直接进行数据传输l使用场合使用场合l速度快，适用于数据连续传输的高速设备速度快，适用于数据连续传输的高速设备l基本操作过程基本操作过程l从外围设备发出从外围设备发出DMA请求；请求；lCPU响应请求，把响应请求，把CPU工作改成工作改成DMA操作方式，操作方式，DMA控制器从控制器从CPU接管总线的控制；接管总线的控制；l
27、由由DMA控制器对内存寻址，并执行数据传送的操作；控制器对内存寻址，并执行数据传送的操作；l向向CPU报告报告DMA操作的结束。操作的结束。通用设计原则（I/O设备）49通用设计原则（I/O设备）lI/O接口接口lDMA传输方式传输方式l停止停止CPU访问内存访问内存50通用设计原则（I/O设备）lI/O接口接口lDMA传输方式传输方式l周期挪用周期挪用51通用设计原则（I/O设备）lI/O接口接口lDMA传输方式传输方式lDMA与与CPU交替访问内存交替访问内存52嵌入式软件的开发过程嵌入式软件的开发过程53ARM的JTAG调试结构AngelJTAG54宿主机调试器l宿主机调试器通过固定的协
28、议控制下位机（协议转换器）。比如，宿主机调试器通过固定的协议控制下位机（协议转换器）。比如，SDTSDT中通过中通过AngelAngel协议或者第三方调试器所提供的协议协议或者第三方调试器所提供的协议l宿主机调试器只发送宏观的命令，比如：宿主机调试器只发送宏观的命令，比如：程序运行、终止。读内存、程序运行、终止。读内存、ARMARM寄存器等寄存器等l通讯的介质可以是串口、并口、以太网、通讯的介质可以是串口、并口、以太网、USBUSB等等55JTAG与AngellJTAGJTAG调试：协议转换器解释上位机传送过来的命令，通过调试：协议转换器解释上位机传送过来的命令，通过JTAGJTAG控控制制A
29、RMARM执行。执行。lAngelAngel调试：协议转换器可以直接做为目标板的调试：协议转换器可以直接做为目标板的FirmwareFirmware的一部分。的一部分。直接执行从宿主机传送过来的调试命令；并回送相应的数据。直接执行从宿主机传送过来的调试命令；并回送相应的数据。lAngelAngel可以节省专门的可以节省专门的JTAGJTAG仿真器，但是，它需要软件，或者是嵌仿真器，但是，它需要软件，或者是嵌入式操作系统的支持，做不到完全的实时仿真。而入式操作系统的支持，做不到完全的实时仿真。而JTAGJTAG仿真是通仿真是通过硬件和控制过硬件和控制ARMARM的的EmbeddedICEEmbe
30、ddedICE实现的，可以做到实时仿真。实现的，可以做到实时仿真。56什么是JTAG？lJTAGJTAG是是Joint Test Action GroupJoint Test Action Group的缩写是的缩写是IEEE1149.1IEEE1149.1标准标准lJTAGJTAG的建立使得集成电路固定在的建立使得集成电路固定在PCBPCB上，只通过边界扫描便可以被上，只通过边界扫描便可以被测试测试l在在ARM7TDMIARM7TDMI处理器中，可以通过处理器中，可以通过JTAGJTAG直接控制直接控制ARMARM的内部总线，的内部总线，IOIO口等信息，从而达到调试的目的口等信息，从而达到调
31、试的目的57JTAG的典型接口lTMSTMS：测试模式选择（测试模式选择（Test Mode SelectTest Mode Select），通过），通过TMSTMS信号控制信号控制JTAGJTAG状态机的状态机的状态状态lTCK TCK：JTAGJTAG的时钟信号的时钟信号lTDITDI：数据输入信号：数据输入信号lTDO TDO：数据输出信号：数据输出信号lnTRSTnTRST：JTAGJTAG复位信号，复位复位信号，复位JTAGJTAG的状态机和内部的宏单元（的状态机和内部的宏单元（MacrocellMacrocell）58JTAG的状态机（TAP）59JTAG链的组成60ARM7TDM
32、I的JTAG标准链（1）61ARM7TDMI的JTAG标准链（2）lScan Chain 0Scan Chain 0：包括：包括ARMARM核的所有的核的所有的IOIO和总线的输入输和总线的输入输出控制信号出控制信号lScan Chain 1Scan Chain 1：包括：包括ARMARM核的数据总线和一个断点控制核的数据总线和一个断点控制信号。通过控制这个条链，可以控制信号。通过控制这个条链，可以控制ARMARM核执行指定的核执行指定的指令。指令。lScan Chain 2Scan Chain 2：通过控制：通过控制EmbeddedICEEmbeddedICE宏单元，实现对宏单元，实现对AR
33、MARM执行指令的断点、观察点的控制执行指令的断点、观察点的控制62EmbeddedICE的结构63ARM7TDMI中断点的设置l设置设置EmbeddedICEEmbeddedICE的两个的两个watchpointwatchpoint单元单元主要包括：地址、数据、控制信号等主要包括：地址、数据、控制信号等l当一个（或者两个）当一个（或者两个）watchpointwatchpoint中的地址（也可以包括数据）和中的地址（也可以包括数据）和ARMARM所执行的当前的指令相同的时候，所执行的当前的指令相同的时候，ARMARM就从运行状态进入就从运行状态进入DebugDebug状态状态l硬件断点：在硬
34、件断点：在ARMARM中直接设定中直接设定watchpointwatchpoint中的地址，当中的地址，当ARMARM运行到运行到指定的地址时，就进入指定的地址时，就进入DebugDebug状态状态l软件断点：改变存储器中的软件断点：改变存储器中的ARMARM指令为一个特殊的数据指令为一个特殊的数据X X（ARMARM的未的未定义指令），同时，设置定义指令），同时，设置watchpointwatchpoint中的断点数据也为中的断点数据也为X X，当，当ARMARM把把X X数据作为指令读入的时候，数据作为指令读入的时候，ARMARM就进入就进入DebugDebug状态状态64硬件断点和软件断
35、点的优缺点l硬件断点：数目受硬件断点：数目受EmbeddedICEEmbeddedICE中的中的WatchpointWatchpoint数目的限制；但是，数目的限制；但是，可以在任何地方设置断点可以在任何地方设置断点l软件断点：数目不受限制，但是，软件断点是通过替换系统的断软件断点：数目不受限制，但是，软件断点是通过替换系统的断点地址的指令实现的，所以，软件断点只能在可写的存储器的地点地址的指令实现的，所以，软件断点只能在可写的存储器的地址中设置（比如：址中设置（比如：RAMRAM），而不能在），而不能在ROMROM（比如：（比如：FlashFlash）中设置）中设置65嵌入式开发板与PC机的
36、串行通讯嵌入式开发板和嵌入式开发板和PC机的通讯电缆可以按照如图所示的方式连接。机的通讯电缆可以按照如图所示的方式连接。662410的UARTl S3C2410A S3C2410A 的的UART(Universal Asynchronous Receiver UART(Universal Asynchronous Receiver and Transmitter)and Transmitter)提供了三个独立的异步串行提供了三个独立的异步串行I/OI/O口，每口，每一个都可以工作在中断模式或一个都可以工作在中断模式或DMADMA模式，即模式，即UARTUART可以产生中可以产生中断或断或DMA
37、DMA请求以在请求以在CPUCPU和和UARTUART之前传送数据，使用系统时钟，之前传送数据，使用系统时钟，UARTUART最高可以支持最高可以支持230.4K bps 230.4K bps 的位传输率。的位传输率。l如果采用外部带时钟的如果采用外部带时钟的UARTUART，则，则UARTUART可以实现更度速度的可以实现更度速度的传输；传输；l每个每个UARTUART包括包括2 2个个16Byte16Byte的接收的接收/发送发送FIFOFIFO。67UART控制框图68异步串行通讯简介l在一条传输线上完成单向传输。在一条传输线上完成单向传输。l将传输数据的字符一位接一位的传送。将传输数据
38、的字符一位接一位的传送。l接收方对于同一条线上的一连串连续数学信号，首先将接收方对于同一条线上的一连串连续数学信号，首先将其分割成位，再按位组成字符。其分割成位，再按位组成字符。l每个字符需要确定起始位和结束位，字符与字符间还可每个字符需要确定起始位和结束位，字符与字符间还可能有长度不定的空闲时间，因此传输效率较低。能有长度不定的空闲时间，因此传输效率较低。69字符串行输出格式：发送前：线路处于空闲状态，连续发送发送前：线路处于空闲状态，连续发送“1”开始发送：首先，发送一位起始位开始发送：首先，发送一位起始位“0”然后，发送连续的二进制位，数据位可以为然后，发送连续的二进制位，数据位可以为5
39、、6、7、8 随后，紧跟一位奇偶校验位（可选择奇随后，紧跟一位奇偶校验位（可选择奇/偶偶/无校验）无校验）最后，发送停止位最后，发送停止位“1”，可以有，可以有1位、位、1.5位或位或2位停止位停止位位70串行通讯硬件规范及连接方法lEIA RS-232C 物理特征：物理特征：DB-25 DB-15 DB-9 信号连线：保护地、信号连线：保护地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、R1 电平规定：电平规定：-5V -15V 之间的电平表示逻辑之间的电平表示逻辑“1”+5V +15V 之间的电平表示逻辑之间的电平表示逻辑“0”7172UART的操作串口初始化串口初始化发送数据
40、发送数据接收数据接收数据73l显示设备显示设备l单个单个LEDLED显示器显示器l一个发光二极管，亮一个发光二极管，亮/灭代表着一个二进制数灭代表着一个二进制数l典型电流典型电流5 520mA20mAlCPUCPU数据线通过驱动反相数据线通过驱动反相(或同相或同相)驱动器驱动驱动器驱动通用设计原则（I/O设备）I/O端口D7D0VCC与CPU相连74键盘接口设计l键盘模块可能用来输入数字型数据或者选择控制设备的键盘模块可能用来输入数字型数据或者选择控制设备的操作模式。操作模式。l键盘有两种方案：一是采用现有的一些芯片实现键盘扫键盘有两种方案：一是采用现有的一些芯片实现键盘扫描；再就是用软件实现
41、键盘扫描。嵌入式控制器的功能描；再就是用软件实现键盘扫描。嵌入式控制器的功能很强，可能允分利用这一资源。很强，可能允分利用这一资源。75l两两组组信信号号线线：输输出出信信号号线线（行行线线），输输入入信信号号线线（列列线线）。列列信信号号线线一一般般通通过过电电阻阻与与电电源源正正极极相相连。连。通用设计原则（I/O设备）D0D1D2D3D4 D5 D6 D7RRRRVcc0123456789ABCDEF44阵列的键盘键盘的行信号线和列信号线均由CPU通过数据线加以控制，CPU通过数据线向行信号线上输出全“0”信号，然后通过数据线读取列信号，若键盘阵列中无任何键按下，则读到的列信号必然是全“
42、1”信号，否则就是非全“1”信号。若是非全“1”信号时，CPU再在行信号线上输出“步进的0”信号，既逐行输出“0”信号，来判断被按下的键具体在哪一行上，然后产生对应的键码。76一一个个瞬瞬时时接接触触开开关关（按按钮钮）放放置置在在每每一一行行与与线线一一列列的的交交叉叉点点。矩矩阵阵所所需需的的键键的的数数目目显显然然根根据据应应用用程程序序而而不不同同。每每一一行行由由一一个个输输出出端端口口的的一一位位驱驱动动，而而每每一一列列由由一一个个电电阻阻器器上上拉且供给输入端口一位。拉且供给输入端口一位。键盘扫描阵列77键盘扫描过程就是让微处理器按有规律的时间间键盘扫描过程就是让微处理器按有规
43、律的时间间隔查看键盘矩阵，以确定是否有键被按下。每个键被隔查看键盘矩阵，以确定是否有键被按下。每个键被分配一个称为扫描码的唯一标识符。应用程序利用该分配一个称为扫描码的唯一标识符。应用程序利用该扫描码，根据按下的键来判定应该采取什么行动。扫描码，根据按下的键来判定应该采取什么行动。l消抖算法：消抖算法：l组合键处理组合键处理键盘扫描方法78本节提要本节提要1 13 32 25 54 46 6基于基于ARM的硬件系统体系结构的硬件系统体系结构存储器接口设计存储器接口设计网络接口设计网络接口设计I/OI/O接口设计接口设计人机交互接口设计人机交互接口设计其它通讯接口设计其它通讯接口设计79LCD接
44、口设计LCDLCD显示模块显示模块液晶显示是一种被动的显示，它不能发光，只能使用周围环液晶显示是一种被动的显示，它不能发光，只能使用周围环境的光。它显示图案或字符只需很小能量。液晶显示所用的液晶材境的光。它显示图案或字符只需很小能量。液晶显示所用的液晶材料是一种兼有液态和固体双重性质的有机物，它的棒状结构在液晶料是一种兼有液态和固体双重性质的有机物，它的棒状结构在液晶盒内一般平行排列，但在电场作用下能改变其排列方向。盒内一般平行排列，但在电场作用下能改变其排列方向。LCDLCD的背光：的背光：lELEL（场致发光）：（场致发光）：2000-30002000-3000小时小时l和和LEDLED光
45、源：字符模式，光源：字符模式，5000050000小时小时80LCD的显示方式l反射型反射型LCDLCD：底偏光片后面加了一块反射板，它一般在户外和光线：底偏光片后面加了一块反射板，它一般在户外和光线良好的办公室使用。良好的办公室使用。l透射型透射型LCDLCD：底偏光片是透射偏光片，它需要连续使用背光源，一：底偏光片是透射偏光片，它需要连续使用背光源，一般在光线差的环境使用。般在光线差的环境使用。l透反射型透反射型LCDLCD：是处于以上两者之间，底偏光片能部分反光，一般：是处于以上两者之间，底偏光片能部分反光，一般也带背光源，光线好的时候，可关掉背光源；光线差时，可点亮也带背光源，光线好的
46、时候，可关掉背光源；光线差时，可点亮背光源使用背光源使用LCDLCD。81反射型LCD的结构82lLCDLCD通常由两种方式，一种是带有驱动芯片的通常由两种方式，一种是带有驱动芯片的LCDLCD模块，基本上属模块，基本上属于半成品于半成品l一些新型的嵌入式处理器也可以直接使用芯片上的内置一些新型的嵌入式处理器也可以直接使用芯片上的内置LCDLCD控制器控制器来构造显示模块，比如：来构造显示模块，比如：s3c2410s3c2410可以支持可以支持STNSTN的彩色的彩色/灰度灰度/单色单色三种模式和三种模式和TFTTFT模式，灰度模式下可支持模式，灰度模式下可支持4 4级灰度和级灰度和1616级
47、灰度，彩级灰度，彩色模式下最多支持色模式下最多支持256256色，色，LCDLCD的实际尺寸可支持到的实际尺寸可支持到640X480640X480。LCD的驱动方式83总线驱动方式l一般带有驱动模块的一般带有驱动模块的LCDLCD显示屏使用这种驱动方式，由显示屏使用这种驱动方式，由于于LCDLCD已经带有驱动硬件电路，因此模块给出的是总线已经带有驱动硬件电路，因此模块给出的是总线接口，便于与单片机的总线进行接口。接口，便于与单片机的总线进行接口。l驱动模块具有八位数据总线，外加一些电源接口和控制驱动模块具有八位数据总线，外加一些电源接口和控制信号。而且自带显示缓存，只需要将要显示的内容送到信号
48、。而且自带显示缓存，只需要将要显示的内容送到显示缓存中就可以实现内容的显示。由于只有八条数据显示缓存中就可以实现内容的显示。由于只有八条数据线，因此常常通过引脚信号来实现地址与数据线复用，线，因此常常通过引脚信号来实现地址与数据线复用，以达到把相应数据送到相应显示缓存的目的。以达到把相应数据送到相应显示缓存的目的。84控制器扫描方式lS3C2410XS3C2410X中具有内置的中具有内置的LCDLCD控制器，它具有将显示缓存控制器，它具有将显示缓存（在系统存储器中）中的（在系统存储器中）中的LCDLCD图象数据传输到外部图象数据传输到外部LCDLCD驱驱动电路的逻辑功能。动电路的逻辑功能。lS
49、3C2410XS3C2410X中内置的中内置的LCDLCD控制器可支持灰度控制器可支持灰度LCDLCD和彩色和彩色LCDLCD。在灰度。在灰度LCDLCD上，使用基于时间的抖动算法（上，使用基于时间的抖动算法（time-time-based dithering algorithmbased dithering algorithm）和）和FRC(Frame Rate FRC(Frame Rate Control)Control)方法，可以支持单色、方法，可以支持单色、4 4级灰度和级灰度和1616级灰度模级灰度模式的灰度式的灰度LCDLCD。在彩色在彩色LCDLCD上，可以支持上，可以支持256
50、256级彩色。对级彩色。对于不同尺寸的于不同尺寸的LCDLCD，具有不同数量的垂直和水平象素、，具有不同数量的垂直和水平象素、数据接口的数据宽度、接口时间及刷新率，而数据接口的数据宽度、接口时间及刷新率，而LCDLCD控制控制器可以进行编程控制相应的寄存器值，以适应不同的器可以进行编程控制相应的寄存器值，以适应不同的LCDLCD显示板。显示板。85嵌入式处理器与LCD的连接嵌入嵌入式处式处理器理器LCD模块模块数据数据总线总线寄存器选择寄存器选择使能信号使能信号有有LCD控制控制器的嵌入式器的嵌入式处理器处理器LCDLCD控制信控制信号线号线86 从系统结构上来讲，由于显示器模块中已经有显示存