模拟电子组合逻辑电路29949.pptx

上传人:muj****520 文档编号:89956873 上传时间:2023-05-13 格式:PPTX 页数:30 大小:525.20KB
返回 下载 相关 举报
模拟电子组合逻辑电路29949.pptx_第1页
第1页 / 共30页
模拟电子组合逻辑电路29949.pptx_第2页
第2页 / 共30页
点击查看更多>>
资源描述

《模拟电子组合逻辑电路29949.pptx》由会员分享,可在线阅读,更多相关《模拟电子组合逻辑电路29949.pptx(30页珍藏版)》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、 组合逻辑电路组合逻辑电路数字电子技术第十二讲 组合逻辑电路组合逻辑电路第第 6 章组合逻辑电路章组合逻辑电路 译码器译码器编码器编码器小小 结结 组合逻辑电路组合逻辑电路主要要求:主要要求:理解编码的概念。理解编码的概念。理解常用编码器的类型、逻辑功能和使用方法。理解常用编码器的类型、逻辑功能和使用方法。6.3编码器编码器 组合逻辑电路组合逻辑电路一、编码器的概念与类型一、编码器的概念与类型 编码编码 将具有特定含义的信息编将具有特定含义的信息编成相应二进制代码的过程。成相应二进制代码的过程。实现编码功能的电路实现编码功能的电路 编码器编码器 二进制编码器二进制编码器 二二-十进制编码器十进

2、制编码器 优先编码器优先编码器 编码器编码器(即即Encoder)被编被编信号信号 二进制二进制代码代码 编编码码器器 组合逻辑电路组合逻辑电路I1I2I3I4I5I6I7Y0Y1Y23 位二进制位二进制编码器编码器用用 n 位二进制数码对位二进制数码对 2n 个个输入信号进行编码的电路。输入信号进行编码的电路。二、二进制编码器二、二进制编码器由图可写出编码器由图可写出编码器的输出逻辑函数为的输出逻辑函数为由上式可列出真值表为由上式可列出真值表为原原码码输输出出Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7Y0=I1I3I5I7I0省略不画省略不画 8 个需要编码个需要编码

3、的输入信号的输入信号输出输出 3 位位二进制码二进制码I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入被编信号高电平有效。被编信号高电平有效。8 线线 3 线编码线编码器器 组合逻辑电路组合逻辑电路I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 码编码器码编码器三、二十进制编码器三、二十进制编码器将将 0 9 十个十十个十进制数转换为二进制进制数

4、转换为二进制代码的电路。又称代码的电路。又称十十进制编码器进制编码器。I0省略不画省略不画输出输出 4 位位二进制代码二进制代码原码输出原码输出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0输出输出输入输入10 线线 4 线编码器线编码器被编信号被编信号高电

5、平有效高电平有效 组合逻辑电路组合逻辑电路为何要使用为何要使用优先编码器?优先编码器?四、优先编码器四、优先编码器(即即 Priority Encoder)1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入允许同时输入数个编码信号,并只对其中允许同时输入数个编码信号,并只对其中优先权最高的信号进行编码输出的电路。优先权最高的信号进行编码输出的电路。普通编码器在任普通编码器在任何时刻只允许一个输何时刻只允许一

6、个输入端请求编码,否则入端请求编码,否则输出发生混乱。输出发生混乱。组合逻辑电路组合逻辑电路CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二-十进制优先编码器十进制优先编码器 CT74LS147I9=1,I8=0 时时,不论不论 I0 I7 为为 0 还是还是 1,电路只,电路只对对 I8 进行编进行编码,输出反码码,输出反码 0111。反码输出反码输出被编信号输入,被编信号输入,(省省略了略了 I0),低电平有效。,低电平有效。0111111111110101111111110001111111101101111110010111110100111100001110

7、111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入 I9=0 时时,不论其他,不论其他 Ii 为为 0 还是还是 1,电路只,电路只对对 I9 进行编进行编码码,输出,输出 Y3Y2Y1Y0=0110,为反码,其原码为为反码,其原码为 1001。111010011001111111111111无编码请求无编码请求Y3Y2Y1Y0=1111依依次次类类推推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I9、I8、I7、I6、I5、I4、I3、I2

8、、I1、I0。组合逻辑电路组合逻辑电路主要要求:主要要求:理解译码的概念。理解译码的概念。掌握二进制译码器掌握二进制译码器 CT74LS138 的的逻辑功能和逻辑功能和使用方法。使用方法。6.4译码器译码器 理解其他常用译码器的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握掌握用二进制译码器实现组合逻辑电路用二进制译码器实现组合逻辑电路的方法。的方法。组合逻辑电路组合逻辑电路一、译码的概念与类型一、译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。将表示特定意义信息的将表示特定意义信息的二进制代码翻译出来。二进制代码翻译出来。实现译码功能的电路实现译码功能的电路 译码

9、器译码器 二进制译码器二进制译码器 二二-十进制译码器十进制译码器 数码显示译码器数码显示译码器 译码器译码器(即即 Decoder)二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 组合逻辑电路组合逻辑电路二、二进制译码器二、二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出01

10、1111101101110110111000Y3Y2Y1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效2-4 线译码器电路与工作原理演示线译码器电路与工作原理演示 组合逻辑电路组合逻辑电路(一一)3 线线 8 线译码器线译码器 CT74LS138 简简介介 CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图逻辑功能示意图(一一)3 线线 8 线线译码器译码器 CT74LS138 简介简介 3 位位二二进制码进制码输入端输入端8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端 ST

11、A 高电平有效,高电平有效,STB、STC 低低电平有效,即当电平有效,即当 STA=1,STB=STC =0 时时译码译码,否则禁止译码。,否则禁止译码。实实物物图图片片 组合逻辑电路组合逻辑电路01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输出输入输入CT74LS138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码译码

12、Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二二进进制制译译码码器器能能译译出出输输入入变变量量的的全全部部取取值值组组合合,故故又又称称变变量量译译码码器器,也也称称全全译译码码

13、器器。其其输输出出端端能能提提供输入变量的全部最小项。供输入变量的全部最小项。组合逻辑电路组合逻辑电路(二二)用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数 (二二)用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数由于由于二进制译码器的输出端能提供输入变量的全二进制译码器的输出端能提供输入变量的全部最小项,而任何组合逻辑函数都可以变换为最小项部最小项,而任何组合逻辑函数都可以变换为最小项之和之和的标准式,因此的标准式,因此用二进制译码器和门电路可实现用二进制译码器和门电路可实现任何组合逻辑函数。任何组合逻辑函数。当译码器输出当译码器输出低电平有效时,多低电平有效时,多

14、选用与非门;选用与非门;译码器输出译码器输出高电平有效时,多选用或门。高电平有效时,多选用或门。组合逻辑电路组合逻辑电路由于有由于有 A、B、C 三个变量三个变量,故选用故选用 3 线线-8 线线译码器。译码器。解:解:(1)根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数选用选用 3 线线-8 线线译码器译码器 CT74LS138,并令并令 A2=A,A1=B,A0=C。(2)将函数式变换为标准与将函数式变换为标准与-或式或式(3)根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路 组合逻辑电路组合

15、逻辑电路ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138(4)画连线图画连线图Y&CT74LS138 输出低电平有效输出低电平有效,i=0 7因此,将因此,将 Y 函数式变换为函数式变换为采用采用 5 输入输入与非门与非门,其输入取自,其输入取自 Y1、Y3、Y5、Y6 和和 Y7。组合逻辑电路组合逻辑电路 例例 试用译码器实现全加器。试用译码器实现全加器。解:解:(1)分析设计要求,列出真值表分析设计要求,列出真值表设被加数为设被加数为 Ai,加数为,加数为 Bi,低位进位数为,低位进位数为 Ci-1。输出本位和为输出本位和为 Si,向高位的进位数为

16、,向高位的进位数为 Ci。列出全加器的真值表如下:列出全加器的真值表如下:1111110011101010100110110010100110000000CiSiCi-1BiAi输输 出出输输 入入(3)选择译码器选择译码器选用选用 3 线线 8 线线译码器译码器 CT74LS138。并令。并令 A2=Ai,A1=Bi,A0=Ci-1。(2)根据真值表写函数式根据真值表写函数式 组合逻辑电路组合逻辑电路Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAiSiCi-1A0A1A2CT74LS138CiBi(4)根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路(

17、5)画连线图画连线图Ci&Si&CT74LS138 输出低电平有效输出低电平有效,i=0 7因此,将函数式变换为因此,将函数式变换为 组合逻辑电路组合逻辑电路CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31(三三)译码器的扩展译码器的扩展 A3A2A1A0低低位位片片高高位位片片(三三)译码器的扩展译码器的扩展 例如例如 两片两片 CT74LS138 组成的组成的 4 线线 1

18、6 线线译码器。译码器。16 个译码个译码输出端输出端 4 位二进制码输入端位二进制码输入端低低 3 位码从各译码位码从各译码器的码输入端输入。器的码输入端输入。A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位码高位码 A3 与高位片与高位片 STA 端和低位片端和低位片 STB 端端相连,因此相连,因此,A3=0 时时低位片工作,低位片工作,A3=1 时高时高位片工作。位片工作。STA不用,应不用,应接有效电平接有效电平 1。作作 4 线线 16 线译码线译码器使能端,低电平有效。器使能端,低电平有效。组合逻辑电路组合逻辑电路CT74LS138 组成的组成

19、的 4 线线 16 线线译码器工作原理译码器工作原理 E=1 时,两个译码器时,两个译码器都不工作,输出都不工作,输出 Y0 Y15 都都为高电平为高电平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE(1)A3=0 时,高位片不工时,高位片不工作,低位

20、片工作,译出与作,低位片工作,译出与输入输入 0000 0111 分别对应分别对应的的 8 个输出信号个输出信号 Y0 Y7。(2)A3=1 时,低位片不工时,低位片不工作,高位片工作,译出与作,高位片工作,译出与输入输入 1000 1111分别对应分别对应的的 8 个输出信号个输出信号 Y8 Y15。E=0 时,允许译码。时,允许译码。组合逻辑电路组合逻辑电路将将 BCD 码的十组代码译成码的十组代码译成 0 9 十个对应十个对应输出信号的电路,又称输出信号的电路,又称 4 线线 10 线线译码器。译码器。三、二十进制译码器三、二十进制译码器 8421BCD 码输入端,码输入端,从高位到低位

21、依次为从高位到低位依次为 A3、A2、A1 和和 A0。10 个译码输出端,个译码输出端,低电平低电平 0 有效。有效。4 线线-10 线译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 组合逻辑电路组合逻辑电路111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码011111111110019101111111100018110111111111107111011111101106111101111

22、110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 线线-10 线译码器线译码器 CT74LS42 真值表真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪伪码码01

23、组合逻辑电路组合逻辑电路YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga四、数码显示译码器四、数码显示译码器 将输入的将输入的 BCD 码译成相应输出信号,码译成相应输出信号,以驱动显示器显示出相应数字的电路。以驱动显示器显示出相应数字的电路。(一一)数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 B

24、CD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001 组合逻辑电路组合逻辑电路(二二)数码显示器简介数码显示器简介数字设备中用得较多的为七段数码显示器,又称数数字设备中用得较多的为七段数码显示器,又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器(LED)和液晶显示器和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组合而成。1.七段半导体数码显示器七段半导体数码显示器(LED)abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段,由管脚发光字段,由管脚 a g 电平控制是否发光。电平控制是否

25、发光。小数点,需要时才点亮。小数点,需要时才点亮。显示的数字形式显示的数字形式 组合逻辑电路组合逻辑电路主要优点:字形清晰、工作电压低、体积小、可靠主要优点:字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。主要缺点:工作电流大,每字段工作电流约主要缺点:工作电流大,每字段工作电流约 10 mA。共阳接法共阳接法 共阴接法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流电阻串接限流电阻 a g 和和 DP 为低电平为低电平时才能点亮相应发光段

26、。时才能点亮相应发光段。a g 和和 DP 为高电平为高电平时才能点亮相应发光段。时才能点亮相应发光段。共阳接法数码显示器需要配共阳接法数码显示器需要配用输出低电平有效的译码器。用输出低电平有效的译码器。共阴接法数码显示器需要配共阴接法数码显示器需要配用输出高电平有效的译码器。用输出高电平有效的译码器。RR共阳极共阳极共阴极共阴极 组合逻辑电路组合逻辑电路即液态晶体即液态晶体 2.液晶液晶显示器显示器(LCD)点亮七段液晶数码管的方法与半导体数码管类似。点亮七段液晶数码管的方法与半导体数码管类似。主要优点:工作电压低,功耗极小。主要优点:工作电压低,功耗极小。主要缺点:显示欠清晰,响应速度慢。

27、主要缺点:显示欠清晰,响应速度慢。液晶显示原理:无外加电场作用时,液晶分子排液晶显示原理:无外加电场作用时,液晶分子排列整齐,入射的光线绝大部分被反射回来,液晶呈透列整齐,入射的光线绝大部分被反射回来,液晶呈透明状态,不显示数字;当在明状态,不显示数字;当在相应字段的电极上加电压相应字段的电极上加电压时,液晶中的导电正离子作定向运动,在运动过程中时,液晶中的导电正离子作定向运动,在运动过程中不断撞击液晶分子,不断撞击液晶分子,破坏了液晶分子的整齐排列,液破坏了液晶分子的整齐排列,液晶对入射光产生散射而变成了暗灰色,于是显示出相晶对入射光产生散射而变成了暗灰色,于是显示出相应的数字。应的数字。当

28、外加电压断开后,液晶分子又将恢复到当外加电压断开后,液晶分子又将恢复到整齐排列状态,字形随之消失。整齐排列状态,字形随之消失。组合逻辑电路组合逻辑电路3.七段显示译码器七段显示译码器4 线线 7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 消隐控制端,消隐控制端,低电平有效。低电平有效。8421 码输入端码输入端译码驱动输出端,译码驱动输出端,高电平有效。高电平有效。组合逻辑电路组合逻辑电路4 线线-7 段译码器段译码器/驱动器驱动器CC14547真值表真值表消隐消隐000000001111消

29、隐消隐000000001111消隐消隐000000010111消隐消隐000000000111消隐消隐000000011011消隐消隐0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隐消隐00000000YgYfYeYdYcYbYa ABCDBI数字数字显示显示输输 出出输输 入入4 线线-7 段译码器段译码器/驱动器驱动器 CC14547的逻辑功能示意图的逻

30、辑功能示意图CC14547BI D C B ABIYgYfYeYdYcYbYa 00000000消隐消隐1111111111111111011101111011001111010101消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允允许许数数码码显显示示伪码伪码相应端口输出相应端口输出有效电平有效电平 1,使显,使显示相应数字。示相应数字。输入输入BCD

31、码码agfbc禁禁止止数数码码显显示示数码显示器结构及数码显示器结构及译码显示原理译码显示原理演示演示 组合逻辑电路组合逻辑电路小结小结译码器的作用译码器的作用是将表示特定意义信息的二进是将表示特定意义信息的二进制代码翻译出来,常用的有制代码翻译出来,常用的有二进制译码器、二进制译码器、二二-十进制译码器和十进制译码器和数码显示译码器。数码显示译码器。编码器的作用编码器的作用是将具有特定含义的信息编成是将具有特定含义的信息编成相应二进制代码输出,常用的有相应二进制代码输出,常用的有二进制编码二进制编码器、二器、二-十进制编码器和优先编码器。十进制编码器和优先编码器。组合逻辑电路组合逻辑电路谢谢观看/欢迎下载BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES.BY FAITH I BY FAITH

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 考试试题 > 消防试题

本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

工信部备案号:黑ICP备15003705号© 2020-2023 www.taowenge.com 淘文阁