《数字电路2学习.pptx》由会员分享，可在线阅读，更多相关《数字电路2学习.pptx（94页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、组合电路组合电路：输出仅由输入决定，与电路当前状：输出仅由输入决定，与电路当前状态无关；电路结构中态无关；电路结构中无无反馈环路（无记忆）反馈环路（无记忆）第1页/共94页组合逻辑电路的分析逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化化简简 2 2 从从输输入入到到输输出出逐逐级级写写出出第2页/共94页最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出F为1，否则输出F为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。4 第3页/共94页组组合合电电路路
2、的的特特点点：在在任任何何时时刻刻的的输输出出只只取取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实实现现组合电路的基础是逻辑代数和门电路。组合电路的基础是逻辑代数和门电路。组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等5种种方方法法来来描描述述，它它们们在在本本质上是相通的，可以互相转换。质上是相通的，可以互相转换。组组合合电电路路的的分分析析步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表表达达式式逻辑表达式化简逻辑表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述
3、。在在许许多多情情况况下下，如如果果用用中中、大大规规模模集集成成电电路路来来实实现现组合函数，可以取得事半功倍的效果。组合函数，可以取得事半功倍的效果。第4页/共94页2 常见的中规模组合逻辑电路第5页/共94页一、译码器 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。第6页/共94页（一）二进制译码器设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。第7页/共94页1、3位二进制译码器位二进制译码器真值表真值表输输入入
4、：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号P63第8页/共94页逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列P64第9页/共94页2、集成二进制译码器、集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，为译码输出端（低电平有效），G1、为选通控制端。当G11、时，译码器处于工作状态；当G10、时，译码器处于禁止状态。P64第10页/共94页功能表功能表输输入入：自然二进制码：自然二进制码输输出出：低电平有效：低电平有效P64第11页/共94页（二）译码器的应用用二进制译码器实现逻辑函数用二进制译码器实现逻辑函数画出用二进
5、制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现这些函数的接线图。写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非-与非形式。与非形式。P65第12页/共94页用二进制译码器实现逻辑函数用二进制译码器实现逻辑函数画出用二进制译码器和与非门实现这些函数的接线图。画出用二进制译码器和与非门实现这些函数的接线图。写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非-与非形式。与非形式。第13页/共94页（二）显示译码器1、数码显示器、数码显示器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观
6、地显示出来的电路，称为显示译码器。P67第14页/共94页第15页/共94页b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极第16页/共94页2、显示译码器、显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表第17页/共94页2、集成显示译码器、集成显示译码器74LS48引脚排列图引脚排列图P68第18页/共94页功功能能表表P68第19页/共94页辅助端功能辅助端功能第20页/共94页译码器小结译码器小结 把代码状态的特定含义翻译出来的过程称为把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码，实现译
7、码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码电路。译码器就是把一种代码转换为另一种代码电路。译译码码器器分分二二进进制制译译码码器器、十十进进制制译译码码器器及及字字符符显显示示译译码码器器，各各种种译译码码器器的的工工作作原原理理类类似似，设设计计方法也相同。方法也相同。二二进进制制译译码码器器能能产产生生输输入入变变量量的的全全部部最最小小项项，而而任任一一组组合合逻逻辑辑函函数数总总能能表表示示成成最最小小项项之之和和的的形形式式，所所以以，由由二二进进制制译译码码器器加加上上或或门门即即可可实实现现任任何何组组合合逻逻辑辑函函数数。此此外外，用用4 4线线-16-
8、16线线译译码码器器还还可可实现实现BCDBCD码到十进制码的变换。码到十进制码的变换。第21页/共94页 将公共数据线上的信号传送到不同单元中，由数据分配器来完成。当需要在多个通道中选择某个信号传送到公共数据线上去时，需要将公共数据线与该输入通道接通，完成这一功能的逻辑电路称为数据选择器。数据选择器相当于多路开关数据选择器相当于多路开关二、数据选择器第22页/共94页1、4选1数据选择器真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪路输出。第23页/共94页逻辑图逻辑图第24页/共94页2、集成数据选择器集成双集成双4选选1数据选择器数据选择器7
9、4LS153选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选中，时芯片被选中，处于工作状态；处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。第25页/共94页集成集成8选选1数数据选择器据选择器74LS151第26页/共94页74LS151的的真真值值表表第27页/共94页数据选择器小结数据选择器小结数据选择器是能够从来自不同地址的多路数字信数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选路，至于选择哪一路数据输出，则完全由当时的选择控制信号
10、决定。择控制信号决定。数据选择器具有标准与或表达式的形式，提供了数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，地址变量的全部最小项，并且一般情况下，D Di i可以可以当作一个变量处理。因为任何组合逻辑函数总可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选用最小项之和的标准形式构成。所以，利用数据选择器的输入择器的输入D Di i来选择地址变量组成的最小项来选择地址变量组成的最小项m mi i，可，可以实现任何所需的组合逻辑函数。以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数用数据选择器实现
11、组合逻辑函数的步骤：选用数据选择器据选择器确定地址变量确定地址变量求求D Di i画连线图。画连线图。第28页/共94页三、加法器第29页/共94页1、半加器、半加器（一）半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位第30页/共94页2、全加器、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。第31页/共94页实现多位二进制数相加的电路称为加法器。1、串行进位加法器、串行进位加法器（二）多位
12、加法器构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，速度不高。第32页/共94页加法器加法器小结能能对对两两个个1位位二二进进制制数数进进行行相相加加而而求求得得和和及及进进位位的的逻辑电路称为半加器。逻辑电路称为半加器。能能对对两两个个1位位二二进进制制数数进进行行相相加加并并考考虑虑低低位位来来的的进进位位，即即相相当当于于3 3个个1位位二二进进制制数数的的相相加加，求求得得和和及及进进位的逻辑电路称为全加器。位的逻辑电路称为全加器。实实现现多多位位二二进进制制数数相相加加的的电电路路称称为为加加法法器器
13、。按按照照进进位位方方式式的的不不同同，加加法法器器分分为为串串行行进进位位加加法法器器和和超超前前进进位位加加法法器器两两种种。串串行行进进位位加加法法器器电电路路简简单单、但但速度较慢，超前进位加法器速度较快、但电路复杂。速度较慢，超前进位加法器速度较快、但电路复杂。加加法法器器除除用用来来实实现现两两个个二二进进制制数数相相加加外外，还还可可用用来来设设计计代代码码转转换换电电路路、二二进进制制减减法法器器和和十十进进制制加加法法器等。器等。第33页/共94页四、数值比较器 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。第34页/共94页1、1位数值比较器设AB时L
14、11；AB时L21；AB时L31。得1位数值比较器的真值表。第35页/共94页2、4位数值比较器第36页/共94页集成数值比较器集成数值比较器第37页/共94页数值比较器数值比较器小结 在在各各种种数数字字系系统统尤尤其其是是在在计计算算机机中中，经经常常需需要要对对两两个个二二进进制制数数进进行行大大小小判判别别，然然后后根根据据判判别别结结果果转转向向执执行行某某种种操操作作。用用来来完完成成两两个个二二进进制制数数的的大大小小比比较较的的逻逻辑辑电电路路称称为为数数值值比比较较器器，简简称称比比较较器器。在在数数字字电电路路中中，数数值值比比较较器器的的输输入入是是要要进进行行比比较较的
15、两个二进制数，输出是比较的结果。的两个二进制数，输出是比较的结果。利利用用集集成成数数值值比比较较器器的的级级联联输输入入端端，很很容容易易构构成成更更多多位位数数的的数数值值比比较较器器。数数值值比比较较器器的的扩扩展展方方式式有有串串联联和和并并联联两两种种。扩扩展展时时需需注注意意TTL电电路路与与CMOS电电路路在在连连接接方方式上的区别。式上的区别。第38页/共94页 编码是指将特定含义的输入信号转换成二进制代码的过程。实现编码操作的电路称为编码器。4-2线二进制编码器示意图五、编码器第39页/共94页以二进制编码器为例2位二进制编码器位二进制编码器输输入入4个个互互斥斥的的信信号号
16、输输出出2位位二二进进制制代代码码真真值值表表P57I0I1I2I3BA100001000010000100110101逻辑表逻辑表达式达式第40页/共94页3 时序逻辑电路基本单元-触发器第41页/共94页触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。所以，触发器可以记忆1位二进制信号。一一 触发器触发器（FF）（Flip-Flop）第42页/共94页按照有无时钟脉冲基本触发器（无钟控）钟控触发器触发器分类触发器分类方式很多，常见有：第43页/共94页按照结构形式基本RS
17、触发器同步触发器同步触发器主从触发器主从触发器边沿触发器边沿触发器触发器分类第44页/共94页根据逻辑功能T触发器RS触发器D触发器JK触发器触发器分类T触发器等第45页/共94页(一)基本RS触发器电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电平有效。信号输出端，信号输出端，Q=0、Q=1的状态称的状态称0状态，状态，Q=1、Q=0的状态称的状态称1状态，状态，第46页/共94页工作原理工作原理S RQ10011 00R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称
18、将触发器置0或复位。R端称为触发器的置0端或复位端。第47页/共94页0110S RQ1 00R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。0 11第48页/共94页1110R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。S RQ1 000 111 1不变10第49页/共94页0011S RQ1 000 111 1不变0 0不定？R=0、S=0时：Q=Q=1，不符
19、合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。第50页/共94页(1)特性表（真值表）特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。第51页/共94页(2)工作时序图工作时序图-波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许第52页/共94页集成基本集成基本RS触发器触发器EN1时工作EN0时禁止1S2S第53页/共
20、94页(二)同步触发器（钟控触发器）v基本RS触发器，一旦输入信号发生变化，其输出状态就发生变化。v在实际应用中，要求触发器按一定节拍动作：当时钟脉冲到来后，触发器状态随输入变化而变化。时钟没到来时，即使加上输入信号，触发器状态也不变化。这就是钟控触发器。第54页/共94页(1)(1)同步同步RS触发器触发器RSCP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本RS触发器相同。第55页/共94页波形图波形图不变不变不变不变不变不变置1置0置1置0不变问题：存在约束条件问题：存在约束条件第56页/共94页(2)(2)同步同步D触发器（触发器（D锁存器）锁存器）第57页/共94
21、页CP=1期间有效期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：特性方程特性方程真值表真值表DQn+10011第58页/共94页波波形形图图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。第59页/共94页集成同步集成同步D触发器触发器CP1、2CP3、4POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升沿时刻D的值。第60页/共94页(三)边沿触发器1 1、边沿、边沿D触发器触发器工作原理工作原理（1）CP0时，门G7、G8被封锁，门G3、G4打开，
22、从触发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有Qm=D。第61页/共94页下降沿时刻有效（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻D的值被保存下来，而从触发器的状态也将保持不变。综上所述，边沿D触发器的特性方程为：边沿边沿D D触发器没有一次变化问题。触发器没有一次变化问题。第62页/共
23、94页逻辑符号逻辑符号第63页/共94页触发器小结：触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。第64页/共94页二二 计计 数数 器器计数器是计算机的数字系统中常用的逻辑功能部件。计数器的最基本的功能是计数，而计数的充要条件是具有有一个状态特循环，不同的计数器只是状态循环的长度
24、（模）和编码排列不同。计数器主要可用作脉冲计数、分频器、定时等。第65页/共94页 在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器第66页/共94页1同步二进制计数器3位二进制同步加法计数器位二进制同步加法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：时钟方程：第67页/共94页时序图第68页/共94页3位二进制同步减法计数器位二进制同步减法计数器状态图第69页/共94页时序图第70页/
25、共94页4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163RD=0时异步清零。RD=1、LD=0时同步置数。RD=LD=1且ET=EP=1时，按照4位自然二进制码进行同步二进制计数。有进位输出RCORD=LD=1且ETEP=0时，计数器状态保持不变。第71页/共94页 74161逻辑功能表 时 钟清 零置 数使 能并 行 输 入输 出CPRDLDP TD C B A 0111 0111 0 01 1 D C B A 0 0 0 0D C B A保 持保持且CO=0正 常 计 数 第72页/共94页选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3
26、表示。2 同步十进制计数器状态图输出方程：时钟方程：十进制同步十进制同步加法计数器加法计数器第73页/共94页十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。状态图输出方程：时钟方程：第74页/共94页十进制同步可逆计数器十进制同步可逆计数器集成十进制同步计数器集成十进制同步计数器74161和74163是4位二进制（16进制）同步加法计数器。74190是单时钟集成十进制同步计数器，其引脚排列图和逻辑功能示意图与74191相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，并用U/D作为加减控制信号，即可获得
27、十进制同步可逆计数器。第75页/共94页本节小结本节小结计数器是一种应用十分广泛的时序电路，除计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。缺少的组成部分。计数器计数器可利用触发器和门电路构成。但在实可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用际工作中，主要是利用集成计数器来构成。在用集成计数器构成集成计数器
28、构成N进制计数器时，需要利用清零进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得端或置数控制端，让电路跳过某些状态来获得N N进进制计数器。制计数器。第76页/共94页三 寄存器第77页/共94页在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。第78页/共94页按照功能的不同分：基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，
29、还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。基本寄存器移位寄存器第79页/共94页（1）清零。CR=0，异步清零。即有：（2）送数。CR=1时，CP上升沿送数。即有：（3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。(一)基本寄存器第80页/共94页(二)移位寄存器 移位寄存器的设计比较容易，因为它的状态要受移位功能的限制。如原态为 010，当它右移时，其次态只有两种可能，当移进1 时，则次态为 101；如移进 0，则次态为001。不可能有其它的次态出现，否则就失去移位功能。以 3 位右移为例，输入信号用R表示。则状态迁移可用方程表示如下：第81页/共9
30、4页1 1、单向移位寄存器、单向移位寄存器并行输出4位右移移位寄存器时钟方程：驱动方程：状态方程：第82页/共94页第83页/共94页并行输出3位左移移位寄存器第84页/共94页单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。第85页/共94页CT1164是八位单向移位寄存器，具有串行输入-并行输出的功能。功能见P1
31、66（1）清零。CR=0，异步清零。8位全部清零。（2）串行接收数据、移位。DSADSB任意一个为低电平时，禁止数据输入；DSADSB任意一个为高电平时，另一个就能许输入数据。Q0Q7向右移动。Q7丢失。（3）保持。在CR=1、CP=0时，寄存器内容将保持不变。注意：触发器都是边沿触发，因此无论CP脉冲有多宽，一个CP脉冲只能使寄存器中的数据移动一位。第86页/共94页(2)(2)双向移位寄存器双向移位寄存器第87页/共94页(3)(3)集成集成双向移双向移位寄存位寄存器器74LS19474LS194第88页/共94页寄存器的应用1 1、缓冲器、缓冲器具有并行输入功能的寄存器均可用作缓冲器，主
32、要用来解决数据传输中的速度差异。2 2、算术运算、算术运算如果移位寄存器中存放的是一个二进制数，且为定点数，则寄存器中的数据左移1位和右移1位（串入信号为0）分别相当于小数点右移1位和左移1位，也就是所存放的二进制数做*2和/2运算。第89页/共94页3 3、串行、并行转换、串行、并行转换在数据传送体系转换中的应用。数字系统中的数据传送体系有两种：串行传送体系。每一节拍只传送一位信息，N位数据需N个节拍才能传送出去。并行传送体系。一个节拍同时传送N位数据。在数字系统中，两种传送系统均存在，如计算机主机对信息的处理和加工是并行传送数据的，而信息的传播是串行传送数据的，因此存在两种数据传送体系的转
33、换。第90页/共94页本节小结：寄寄存存器器是是用用来来存存放放二二进进制制数数据据或或代代码码的的电电路路，是是一一种种基基本本时时序序电电路路。任任何何现现代代数数字字系系统统都都必必须须把把需要处理的数据和代码先寄存起来，以便随时取用。需要处理的数据和代码先寄存起来，以便随时取用。寄寄存存器器分分为为基基本本寄寄存存器器和和移移位位寄寄存存器器两两大大类类。基基本本寄寄存存器器的的数数据据只只能能并并行行输输入入、并并行行输输出出。移移位位寄寄存存器器中中的的数数据据可可以以在在移移位位脉脉冲冲作作用用下下依依次次逐逐位位右右移移或或左左移移，数数据据可可以以并并行行输输入入、并并行行输
34、输出出，串串行行输输入入、串串行行输输出出，并并行行输输入入、串串行行输输出出，串串行行输输入入、并行输出。并行输出。寄寄存存器器的的应应用用很很广广，特特别别是是移移位位寄寄存存器器，不不仅仅可可将将串串行行数数码码转转换换成成并并行行数数码码，或或将将并并行行数数码码转转换换成成串串行行数数码码，还还可可以以很很方方便便地地构构成成移移位位寄寄存存器器型型计计数器和顺序脉冲发生器等电路。数器和顺序脉冲发生器等电路。第91页/共94页计算机中常用的寄存器按功能来分为：计算机中常用的寄存器按功能来分为：1.数据寄存器：数据寄存器：在存储器内，暂存指令或数据；在存储器内，暂存指令或数据；2.指指
35、令令寄寄存存器器：在在控控制制器器内内，暂暂存存从从存存储储器器读读出出的的要执行的指令；要执行的指令；3.变址寄存器：变址寄存器：用来变更（修改）地址的寄存器；用来变更（修改）地址的寄存器；4.控控制制寄寄存存器器：为为实实现现顺顺序序控控制制，用用来来记记忆忆下下面面应应该执行指令的地址的寄存器；（程序计数器）该执行指令的地址的寄存器；（程序计数器）5.地地址址寄寄存存器器：接接受受指指令令寄寄存存器器的的地地址址部部分分，使使存存储器知道操作数或命令的存放地址；储器知道操作数或命令的存放地址；6.累累加加器器：运运算算器器中中，暂暂存存四四则则运运算算、逻逻辑辑运运算算结结果；果；7.缓缓冲冲寄寄存存器器：用用来来实实现现暂暂存存数数据据的的操操作作，或或者者在在速速度度不不一一样样的的装装置置之之间间为为取取得得同同步步暂暂存存信信息息；常常用于运算器、控制器、输入输出装置之间。用于运算器、控制器、输入输出装置之间。第92页/共94页作业（1）写出74138芯片的引脚图及功能表。（2）写出数据选择器基本工作原理并举例说明。（3）说明递增计数器的工作原理（4）说明移位寄存器的工作原理 第93页/共94页感谢您的观看！第94页/共94页