《计算机组成原理复习指导.doc》由会员分享，可在线阅读，更多相关《计算机组成原理复习指导.doc（43页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、优质文本/很久以前王道上找到的，可能有点旧了，仅供参考第一章概述本章主要介绍计算机的组成概貌及工作原理,旨再使读者对计算机总体结构有个概括的了解,为深入学习以后各章打下根底。计算机软硬件概念、计算机系统的层次结构、计算机的根本组成、冯诺依曼计算机的特点、计算机的硬件框图及工作过程、计算机硬件的主要技术指标和本书结构及学习指南。第一章重点难点计算机系统是一个非常复杂的系统，它由“硬件和“软件两大局部组成。读者必须清楚地认识到“硬件和“软件各自在计算机系统中的地位和作用，以及它们相互之间的依存关系。本课程旨在介绍计算机系统的“硬件组成。图1.1使读者一目了然地看到一个结构简单、清晰明了的计算机内部
2、组成框图，并由此使读者领略全书的要点和各章节之间的相互关系。图1.1 全书各章节之间的关系本章重点要求读者掌握一个较细化的计算机组成框图，如图1.2所示。而且要求学生根据此图描述计算机内部的控制流和数据流的变化，从而初步认识计算机内部的解题过程。由于本章的概念、名词较多，初学者也很难很快领会其确切含意。但只要循序渐进地认真学习以下各章节，读者便会自然而然地对初学的各个概念和名词加深理解和牢牢掌握。因此，学习时切忌急于求成，讲究的是按部就班，功到自然成。本章的难点是:计算机如何区分同样以0、1代码的形式存在存储器中的指令和数据。第一章 小结学习本章后，要理解并掌握以下内容:1. 计算机系统的软硬
3、件概念及它们之间的关系。2. 计算机系统的层次结构及计算机组成原理课程所对应的层次。3. 冯诺依曼计算机的特点。4. 计算机硬件框图、各个部件的功能及硬件技术指标。5. 通过描述完成两条指令的全过程，进一步体会机器在解题过程中其内部的控制流和数据流的变化。6. 计算机如何区分均由0、1代码组成的指令和数据7. 区分以下概念:主机、CPU、主存、辅存、存储单元、存储元件、存储字、存储字长、机器字长、指令字长。第二章不用看上课时，唐老师没讲第三章概述总线的根本概念、总线的分类、总线特性及性能指标、总线结构和总线的判优控制及通信控制。第三章重点难点学习本章应重点掌握:1. 有关总线的根本概念。2.
4、如何克服总线的瓶颈。3. 如何对总线进行管理，包括判优控制和通信控制。本章的难点是总线的通信控制，既要解决通信双方如何获知传输的开始和结束，又要使通信双方按规定的协议互相协调配合来完成通信任务。第三章主要内容3.2.1 总线的根本概念1.总线和总线上信息传输的特点2.总线的传输周期3.总线宽度4.总线带宽5.总线特性6.总线标准7.总线的主设备模块8.总线的从设备模块9.总线的分类10.总线性能3.2.2 总线结构单总线结构的计算机将CPU、主存、以及各种速度不一的I/O设备通过I/O接口都挂在一组总线上。这组共享总线，极易形成计算机系统的瓶颈。了解决总线的瓶颈问题，可采用多总线结构。如果将速
5、度不同的I/O设备分别挂在速度不同的总线上，如图3.1所示，从而提高整机的性能。图3.1 多总线结构3.2.3 总线控制1.总线判优控制当多个主设备同时请求占用总线时，必须由总线判优逻辑按其优先级别仲裁，决定由哪个主设备占用总线。判优控制又分集中式和分布式两种，其中集中式总线判优逻辑有链式查询、计数器定时查询和独立请求方式三种，图3.2是这三种方式的示意。图3.2 集中式总线三种控制方式2. 总线的通信控制总线的通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调配合。(1) 同步通信同步通信采用公共时钟，有统一的传输周期。图3.3示意了同步通信的数据输入过程。图3.3 同
6、步通信的数据输入过程(2) 异步通信异步通信没有公共时钟，采用应答方式通信，允许总线上各模块的速度不一致，总线的传输周期不固定。异步通信具体又分不互锁、半互锁、全互锁三种方式，如图3.4所示。图3.4 异步通信的三种方式(3) 半同步通信如果将同步和异步通信相结合，既有公共时钟控制，又允许速度不同的模块和谐工作，采用插入等待周期的措施来协调通信双方的配合问题，称作半同步控制，如图3.5所示。图3.5 插入等待周期的半同步通信数据输入过程4别离式通信别离式通信将一个总线传输周期分解为两个子周期，每个子周期可供不同模块申请，每个模块都可以成为主模块。获得总线使用权的主模块采用同步方式传送，且仅在传
7、送命令和数据时占用总线。总线上无空闲等待时间，最充分地发挥总线的有效占用。第三章 小结学习本章要理解并掌握以下内容:1. 什么是总线？为什么要采用总线？总线上的信息传送有何特点？2. 为了减轻总线的负载和传输的可靠性，总线上的部件应具备什么特点？3. 总线的分类。4. 区分以下概念:总线特性、总线性能、总线标准、总线宽度、总线带宽、总线的传输周期。5. 什么是总线的瓶颈？如何解决总线的瓶颈？6. 如何提高总线结构的计算机速度？第四章概述存储器分类和存储器的层次结构；主存储器包括半导体存储芯片简介、静态随机存取存储器和动态随机存取存储器、只读存储器、存储器及CPU的连接、存储器的校验、提高访存速
8、度的措施；高速缓冲存储器包括Cache的根本结构及工作原理、Cache-主存地址映像、替换算法；辅助存储器包括辅助存储器的特点及主要技术指标、磁记录原理和记录方式、磁盘存储器的结构、光盘存储器的存取原理。第四章重点难点学习本章应重点掌握:1.存储系统层次结构的概念，了解Cache主存和主存辅存层次的作用，以及程序访问的局部性原理及存储系统层次结构的关系。2.各类存储器主存、Cache、磁外表存储器的工作原理及技术指标。3.半导体存储芯片的外特性以及及CPU的连接。4.如何提高访存速度。本章的难点包括:1.由于不同的存储芯片其根本单元电路是不同的，学习时不必死记硬背其具体电路，应从本质上理解其读
9、写原理，从而提高对硬件电路的“读图能力和分析能力。2.在设计存储芯片及CPU连接电路时，关键在于存储芯片选片逻辑确实定。要求学生必须综合应用以前学过的电路知识，结合存储芯片的外特性，合理选用各种芯片，准确画出存储芯片及CPU的连接图。3.不同的Cache主存地址映象，直接影响主存地址字段的分配及替换策略和命中率。第四章各节内容4.2.1 存储器的分类及存储系统的层次结构1.存储器的分类图4.1 存储器分类2.存储器的层次结构图4.2 存储器层次结构4.2.2 主存储器1.主存的根本组成图4.3是主存的根本组成框图。图4.3 主存的根本组成2.主存及CPU的连接1地址线的连接2数据线的连接3读/
10、写命令线的连接4片选线的连接5合理选择存储芯片3.提高访存速度的措施为了提高访存速度可采用高速存储芯片、高速缓冲存储器Cache和调整主存结构等措施。4.提高主存的可靠性4.2.3 高速缓冲存储器1.Cache主存地址映象如图4.4所示。图4.4 三种映象主存地址各字段的分配2.Cache的工作原理当CPU要求访存时，地址总线上给出了主存地址，此地址经主存Cache地址映象变换机构，形成Cache地址。如果转换后的Cache地址及CPU欲访问的主存地址已建立了对应关系，即已命中，那么CPU直接访问Cache存储体。如果转换后的Cache地址及CPU欲访问的主存地址未建立对应关系，即未命中，此刻
11、CPU不仅需访问主存，同时要将该存储字所在的主存块一并调入Cache。调入Cache的前提是Cache中还有空块未被装满，否那么需通过Cache替换机构，替换出Cache的某字块，重新装入新字块。第四章 小结学习本章要理解并掌握以下内容:1. 存储系统的层次结构，为什么要采用层次结构？如何管理存储器的层次结构。2. 主存的工作原理3. 区分以下概念:主存、辅存、缓存、RAM、ROM、SRAM、DRAN、MROM、PROM、EPROM、EEPROM Flash Memory4. 动态RAM的刷新。5. 静态RAM和动态RAM的读写时序。6. 半导体存储芯片的外特性以及及CPU的连接7. 提高存储
12、器可靠性的措施8. Cache的工作原理、命中率及Cache及主存的地址映象。9. 对应直接映象、全相联映象和组相联影响，主存地址中各字段位数如何确定。10.按字存取和按字节存取的区别。11.提高访存速度的措施。12.磁外表存储点的读写原理，根据不同的记录方式如何获得读写代码。13.衡量半导体存储器和磁盘存储器的速度指标有何不同。14.光盘及磁外表存储器的比拟第五章概述输入输出系统的开展概况及组成、I/O及主机的编址方式、传送方式、联络方式以及设备寻址；外部设备分类及简介、I/O接口的功能及根本组成；程序查询方式的工作原理及程序查询接口电路；程序中断方式的工作原理及程序中断接口电路、中断效劳流
13、程；DMA方式的特点、DMA接口电路的功能、组成、类型及DMA 的工作过程。第五章重点难点本章重点要求掌握主机及I/O交换信息的三种控制方式程序查询、程序中断和DMA，以及它们各自所需的硬件及软件支持。本章的难点包括:1.处理I/O中断的各类软、硬件技术的运用。2.DMA及主存交换数据的三种方法各自的特点。3.周期窃取的含义。4.CPU响应中断请求和DMA请求的时间。第五章主要内容5.2.1 输入输出的根本组成1.I/O软件2.I/O硬件5.2.2 I/O及主机的联系方式1.I/O的编址方式统一编址或独立编址2.I/O的联络方式立即响应方式、异步方式和同步方式3.I/O的传送方式4.I/O的连
14、接方式辐射式或总线式5.2.3 I/O接口根据I/O接口的功能，I/O接口的根本组成如图5.1所示。图5.1 I/O接口的根本组成5.2.4 主机及I/O交换信息的控制方式之一 程序查询方式程序查询方式接口电路的根本组成如图5.2所示。图5.2 程序查询方式接口电路的根本组成5.2.4 主机及I/O交换信息的控制方式之二 程序中断方式程序中断方式接口电路的根本组成如图5.3所示。图5.3 程序中断方式接口电路的根本组成5.2.5主机及I/O交换信息的控制方式之三 DMA方式图5.4是简单的DMA接口组成框图。图5.4 简单的DMA接口组成原理第五章 小结学习本章后要理解并掌握以下内容:1. 区
15、分以下概念:I/O编址方式、传送方式、联络方式、连接方式、控制方式。2. 比拟I/O及主机交换信息的三种控制方式。3. 说明键盘、显示器、打印机通过什么控制方式及主机交换信息。4. 为什么要设置接口以及接口的功能。5. 结合程序查询方式的接口电路，说明程序查询方式的工作原理。6. 结合程序中断方式的接口电路，说明程序中断方式的工作原理。7. 结合DMA方式的接口电路，说明DMA方式的工作原理。8. 什么是多重中断，说明多重中断和单重中断的中断效劳流程有何相同点和不同点。9. 区分CPU响应中断和响应DMA的时间。10.比拟DMA及主存交换信息的三种方法。11.比拟程序查询、程序中断和DMA三种
16、方式的综合性能。12.DMA方式的传送过程。13.CPU对DMA请求和中断请求的响应时间有无区别，为什么？14.DMA方式中有无中断请求？如果有，说明其作用。第六章概述计算机中有符号数原码、补码、反码、移码和无符号数的表示；计算机中数的定点表示和浮点表示；定点运算算术移位和逻辑移位、补码加减、原码补码乘法、原码补码除法及相应的硬件配置；浮点四那么运算和算术逻辑单元及进位链。第六章重点难点学习本章应重点掌握:1.机器数及真值的区别。2.计算机中如何表示数的符号。如何表示“小数点。3.各种机器数原码、补码、反码、移码的应用场合及其它们及真值的相互转换。4.当机器字长确定以后，对应定点机和浮点机中各
17、种机器数的表示范围。5.移位运算在计算机中的特殊作用，以及不同机器数的移位规那么。6.定点补码加、减、乘Booth算法、除运算和原码乘除运算。7.浮点补码加减运算。8.如何提高运算器的速度。9.快速进位链的设计。本章的难点包括:1.由于0的补码表示形式相同，故在机器字长相同的条件下，补码比原码和反码能多表示一个负数。2.区分浮点数和补码表示的浮点规格化数这两个不同的概念，前者指的是真值，后者指的是机器数。由于补码规格化数的特殊约定，两者表示的数其范围是不同的。3.在定点机和浮点机中，如何判断运算结果溢出。4.原码和补码乘除法运算其根本区别是对符号位的处理。原码乘除法，结果的符号均和数值局部的运
18、算分开进行；而补码乘除法，结果的符号是在数值局部的运算过程中自然形成的。5.由于不同的机器数运算规那么不同，造成运算器的硬件组成也不同包括存放器的位数，全加器输入端的控制电路等。6.区别-x和-x*x*是真值x的绝对值。7.浮点数的阶码采用移码运算时，其阶码运算规那么和溢出判断规那么及补码运算是不同的。第六章主要内容6.2.1 计算机中数的表示1.无符号数和有符号数2.数的定点表示和浮点表示6.2.2定点运算1.移位运算2.补码加法及减法运算3.乘法运算计算机中的乘法运算可用加法和移位操作实现，根据机器数的不同，又可分为原码乘法和补码乘法。4.除法运算计算机中的除法运算可用加减和移位操作实现，
19、根据机器数的不同，又可分为原码除法和补码除法。6.2.3 浮点运算1.浮点加减运算2.浮点乘除运算6.2.4 并行加法器和进位链1.单重分组跳跃进位链2.双重分组跳跃进位链第六章 小结学习本章后，要理解并掌握以下内容:1. 机器数及真值的区别2. 机器数原码、补码、反码、移码及真值的互相转换3. 各种机器数的应用场合4. 机器数字长，如何确定定点机和浮点机中机器数的表示范围5. 定点补码加、减、乘、除运算和原码乘、除运算6. 浮点补码加、减运算，浮点乘、除运算7. 如何判断溢出8. 不同的运算方法对运算器结构的影响9. 如何提高运算器的速度10.快速进位链的设计第七章概述机器指令的一般格式、操
20、作数类型和操作类型、指令的地址格式和寻址方式、指令格式举例和RISC技术。第七章重点难点学习本章应重点掌握:1. 指令系统主要表达在它的操作类型、数据类型、地址格式和寻址方式等方面。2. 机器指令的一般格式以及指令字中各字段的作用。3. 不同的地址格式对访存次数、寻址范围的影响。4. 不同的寻址方式对操作数的寻址范围、所需的硬件支持、信息加工流程以及编程的影响。5. RISC的主要特点及其及CISC的区别。本章的难点包括:1. 掌握设计指令格式的方法，学会根据指令系统的要求，确定指令字中各字段的位数及其含义。2. 扩展操作码技术的运用。3. 当指令字长不等于存储字长时，应格外注意各种寻址方式和
21、地址格式的运用。4. 在可按字节和字寻址的存储器中，不同的机器，其数据的存放方式是不同的。5. 数据“边界对准方式和“边界不对准方式对访存操作的影响。第七章主要内容7.2.1 机器指令1.机器指令的一般格式图7.1是机器指令的一般格式。图7.1 指令的一般格式2.操作数类型机器中常见的操作数类型有:地址、数字、字符、逻辑数据等。3.操作类型包括数据传送、算术逻辑运算、移位、转移、输入输出和其他类型的操作。7.2.2 寻址方式1.指令寻址2.数据寻址1 立即寻址2 直接寻址3 隐含寻址4 间接寻址5 存放器寻址6 存放器间接寻址7 基址寻址8 变址寻址9 相对寻址10 堆栈寻址7.2.3 RIS
22、C技术1.RISC的主要特点2.CISC的主要特点3.RISC和CISC的比拟第七章 小结学习本章后，要理解并掌握以下内容:1. 如何理解指令系统决定一台计算机的功能2. 机器指令的一般格式，各个指令字段的作用3. 在可按字节和字寻址的存储器中，数据有几种存放方式4. 通常一台计算机有几大类指令5. 不同的寻址方式对操作数的寻址范围以及对编程的影响6. 不同的寻址方式所需的硬件支持7. 不同的寻址方式其信息加工过程8. 根据要求设计指令格式9. RISC和CISC的区别第八章概述CPU的功能及结构框图、指令周期、指令流水和中断系统包括引起中断的各种因素，中断系统所需解决的共性问题，如中断请求标
23、记、中断判优、中断响应、中断效劳、中断返回、多重中断等。第八章重点难点学习本章应重点掌握:1. CPU的功能和硬件组成。2. CPU工作周期和指令周期的概念。3. 一个完整的指令周期中的信息流程。4. 如何提高控制器的处理能力。5. 中断系统需要解决的问题及实施方案。本章的难点是掌握各种中断技术。由于本章突出解决各种中断的共性问题，因此及第五章I/O中断相比，能更全面地表达中断系统在CPU中的重要地位和作用。建议结合第五章学习中断系统，这样更有利于建立整机概念。第八章主要内容8.2.1 CPU的功能和组成1.CPU的功能2.CPU的组成CPU的组成如图8.1所示。图8.1 CPU的组成框图8.
24、2.2指令周期1.指令周期的概念2.指令周期的流程指令周期的流程如图8.2所示。图8.2 指令周期的流程3.指令周期的信息流8.2.3 指令流水1.指令流水概念指令四级流水，如图8.3所示。指令1IFIDEXWR指令2IFIDEXWR指令3IFIDEXWR指令4IFIDEXWR图8.3 指令的四级流水2.流水线中的多发技术图8.4示出了这三种多发技术和普通四级流水技术的区别。图8.4四种流水技术的比拟8.2.4中断系统1.中断系统需解决的问题2.中断系统中的各种软、硬件技术1设置中断请求标记2设置中断判优逻辑3CPU响应中断的条件和时间4保护现场5中断效劳程序入口地址的寻找6恢复现场和中断返回
25、7中断屏蔽技术第八章 小结学习本章后，要理解并掌握以下内容:1. CPU的功能和硬件组成2. 指令周期和CPU工作周期的概念3. 一个完整的指令周期中的信息流程4. 如何提高控制器的处理能力5. 什么是指令流水，影响流水线性能有哪些因素6. 什么是中断？中断系统需解决哪些问题？如何解决？7. 区分以下概念:INTR、INT和EINT，向量地址和入口地址，中断隐指令，屏蔽技术8. 计算机为实现多重中断，需有哪些硬件支持9. 保护现场包括哪些内容，如何实现？第九章概述微操作命令的分析按取指周期、间址周期、执行周期和中断周期分析不同指令的微操作命令、控制单元的外特性、多级时序系统、控制方式和控制信号
26、实例分析。第九章重点难点学习本章应重点掌握:1. 对应不同的指令，控制单元应发出哪些不同的操作命令。2. 控制单元在不同指令的取指、间址和中断周期中，发出哪些相同的操作命令。3. 多级时序系统的作用。4. 控制单元的控制方式。本章的难点是:1. 指令周期、机器周期、时钟周期及操作命令的关系。2. 中央控制和局部控制相结合的同步控制方式。不同结构的计算机总线结构和非总线结构控制信号的特点。第九章主要内容9.2.1 控制单元的外特性控制单元CU的外特性如图9.1所示。图9.1 控制单元的外特性9.2.2 微操作命令的分析1.取指周期的微操作命令2.间址周期的微操作命令3.执行周期的微操作命令4.中
27、断周期的微操作命令9.2.3 多级时序系统1.机器周期2.时钟周期机器周期、时钟周期和节拍的关系如图9.2所示。时钟时钟周期T0T1T2T3机器周期机器周期图9.2 机器周期、时钟周期和节拍的关系3.指令周期、机器周期、节拍和时钟周期的关系图9.3反映了指令周期、机器周期、节拍和时钟周期的关系。图9.3 指令周期、机器周期、节拍和时钟周期的关系9.2.4 控制方式1.同步控制方式1采用完全统一节拍的机器周期2采用不同节拍的机器周期3采用中央控制和局部控制相结合的方法2.异步控制方式3.联合控制方式第九章 小结学习本章后要理解并掌握以下内容:1.指令周期、机器周期、时钟周期的概念及它们之间的关系
28、。2.多级时序系统。3.分析取指周期、间址周期、执行周期、中断周期的微操作命令。4.什么是CU的控制方式，常见的控制方式。5.以8085CPU为例，说明指令周期、机器周期和节拍及控制信号的关系。第十章概述组合逻辑设计包括组合逻辑控制单元框图、微操作节拍安排、组合逻辑设计举例；微程序设计包括微程序控制单元框图及工作原理、微指令的编码方式、微指令地址的形成方式、微指令格式、微程序设计举例。第十章重点难点学习本章应重点掌握:1.结合时序系统的概念，对不同指令相应的微操作命令安排节拍。2.组合逻辑控制单元的设计思想、设计步骤、硬件组成及其工作原理。3.微程序控制单元的设计思想、设计步骤、硬件组成及其工
29、作原理。4.比拟两种控制单元微操作命令节拍安排的区别。本章的难点包括:1.微指令的控制方式编码方式及后继微指令地址的形成方式。2.确定微指令格式，编写微指令的码点。第十章主要内容10.2.1 组合逻辑设计1.组合逻辑控制单元框图如图10.1所示。图10.1 带指令译码和节拍输入的控制单元框图2.组合逻辑设计步骤1列出微操作命令的操作时间表2写出微操作命令的最简表达式3画出微操作命令的逻辑图10.2.2 微程序设计1.微程序设计思想2.机器指令对应的微程序不同机器指令所对应的微程序如图10.2所示。图10.2 不同机器指令所对应的微程序3.微程序控制单元的根本组成图10.3虚线框内是微程序控制单
30、元的根本组成。图10.3 微程序控制单元的根本组成4.微指令的根本格式微指令的根本格式如图10.4所示。图10.4 微指令的根本格式5.微指令的编码方式1直接编码直接控制方式2字段直接编码方式3字段间接编码方式6.微指令序列地址的形成7.微指令格式8.微程序设计步骤1写出对应机器指令的微操作命令及节拍安排2确定微指令格式3编写微指令码点第十章 小结学习本章后要理解并掌握以下内容:1. 试从设计思想、设计步骤、硬件组成和工作原理四个方面比拟组合逻辑控制器和微程序控制器。2. 组合逻辑控制器和微程序控制器的微操作命令节拍安排有何不同？为什么？3. 解释以下概念:微程序控制、指令、微指令、微操作、微操作命令、垂直型微指令、水平型微指令、静态微程序设计、动态微程序设计、毫级程序设计。4. 微指令的后续地址如何形成。5. 一个指令系统，如何设计出全部微指令的码点。43 / 43