《DDR_margin测试指导书完整.doc》由会员分享，可在线阅读，更多相关《DDR_margin测试指导书完整.doc（18页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、目录1.DDR margin测试原理311Magin 测试适用312 Magin 时序测试313 Magin 电压测试414 Magin 测试结果42.DDR margin测试方法521 RANK margin测试（简单易行）522 ASSET工具测试（精确到lane）7221 Intel XDP工具介绍7222 ASSET ScanWorksP工具介绍8223 ASSET 环境搭建9223 ASSET 测试步骤1023 DDR3 VRTT测试（针对DDR端Vdd、Vtt）13231 DDR3 VRTT测试介绍13232 DDR3 DIMM VRTT测试套装13233 Vdd Rail测试17
2、234 Rtt Rail测试19附件19备注201. DDR margin测试原理11 Magin 测试适用1、Margin测试目的主要在于测试当前的寄存器设置、PCB走线的布局是否合理，时序裕量和电压裕量是处于低风险，还是中高风险。CPU并不能通过该测试结果自动调优时序窗口和电压窗口，如果优化需要手动调节。这个与CPU的读写自学习是不同的。2、X86平台，DDR margin测试只有X86平台的适用。（X86的CPU对应的EFI是否支持RMT，决定是否支持进行RMT测试。ASSET支持哪些CPU决定着哪些CPU的单板可以使用ASSET工具进行DRR margin测试，同时使用ASSET工具的
3、时候，被测试单板必须拥有XDP接口。）3、 Vref电压是动态可调的，如果VDDQ直接电阻分压获得就没有测试的必要。4、只适用内存DIMM条，不适用DDR颗粒（DDR颗粒可以直接示波器测试）。12 Magin 时序测试Margin时序的测试方法是移动采样时钟直到出错。最后得出采样时钟移动的步长为多少。图 1：margin时序原理13 Magin 电压测试Margin电压：电压的测试办法是，改变Vref的电压，直到出错。得出其step。图 2：margin电压原理14 Magin 测试结果通过固定一个Vref点，进行测试时序，得到一套左右的最大步进个数。然后再一个一个步进调整Verf，分别获取相
4、应的时序左右最大的步进个数。最后将左右测试点求交集即为margin测试结果。如下图所示（ASSET工具测试的结果），四周红色的XX表示数据校验结果错误的点，中间空白区域表示数据校验结果PASS，即中间区域就是待测参数的margin，其中，横轴表示时序margin，纵轴空白区域表示电平margin。图 1：眼图示例2. DDR margin测试方法21 RANK margin测试（简单易行）步骤1：进入EFI下的RANK margin测试（EFI需要使能该检测模块）步骤2：测试结果如下显示：图 4：RMT测试结果示例表格中的关键参数：N(x) N0 = Node 0 (N1 only prese
5、nt for 2S)C(x) C0 = Channel 0, C1 = Channel 1, C2 = Channel 2, C3 = Channel 4D(x) - D0 = Dimm0, D1 = Dimm1, (D2 only for 3 DPC)R(x) - R0 = Rank 0, R1 = Rank 1, (R2/3 only for QR)上表中的Margin以step计算，上面步长值描述时序中间窗口到第一次采样失败之间的最大步进数目。表上步进个数即是rank margin值。RANK margin涉及的等式(步进长度)RX timing 裕量步进(1/64)*DQ UI(时钟周
6、期)RX timing 建立时间RxDqleftRX timing 保持时间RxDqrightTX timing 裕量步进(1/64)*DQ UI(时钟周期)TX timing 建立时间TxDqleftTX timing 保持时间TxDqrightRX volage 裕量步进VDD/192(按照1.5计算约等于7.8mV)RX Vref hige sideRxVHighRX Vref low sideRxVLowTX volage 裕量步进8.5mVRX Vref hige sideRxVHighRX Vref low sideRxVLow步骤3：Early validation guidel
7、ines用于帮助描述margin行为，并不用于判断pass或fail。即测试结果可用于判断High risk, Medium risk和Low risk，而并不直接判断是否pass和fail。将步骤2的测试结果与下面的裕量指导标准进行比较，即可判断出当前设计是处于低风险，还是处于中、高风险。 图 5：RMT测试结果判定标准步骤4：步骤3确认的结果如果在低风险区域内，本测试即完成(RANK margin测试结束低风险) 步骤3确认的结果如果在中风险或者高风险，可以按照下面步骤进行排查。 确保MRC为最新版本。 对Medium或High Risk的board/DIMMs/CPUs重复10次测试。
8、使用ASSET HSIO tool(可以参考本指导书测试方法2)进行每条lane细节的分析。 更换其他厂商DRAM/单板重复测试看是否任然存在问题。 如果重复N次测试的结果还在中风险或者高风险的话需要联系Intel FAE。22 ASSET工具测试（精确到lane）221 Intel XDP工具介绍XDP(eXtended Debug Port Probe)是intel新平台通用的新型测试工具，它能够提供一个连接到被测单元的通道，适用于validation、debug or test。（XDP盒子可以向对口的Intel FAE进行申购）图 6：XDP工具套件组装图 图 7：XDP工具接口示意图
9、222 ASSET ScanWorksP工具介绍Scanworks是intel通过第三方公司ASSET提供的一款功能强大的测试软件。其测试原理是控制写CPU寄存器，设置链路的一端（CPU）为主设备，另一端（被测器件）为副设备。软件写寄存器使主设备发送既定码型，在副设备端设置环回，待数据环回到主设备在主设备端进行数据校验。数据校验结果在测试结果的图形上表现为颜色的差别。图 8：ScanWorks测试原理Scanworks的构架分为三个部分：一是scanworks主程序，此部分是一个总体的框架。二是HSIO（High-Speed I/O）或者IBIST（Interconnected Build I
10、n Self Test），此部分是面向CPU的插件，需要根据使用的CPU进行调整。对Intel的cpu来说，从Sandy Bridge构架之后就需要使用HSIO，在Sandy Bridge之前的Nehalem构架的CPU需要使用IBIST。三是工程文件，此部分是面向软件使用者的插件，也需要根据被测单板使用的CPU进行调整。Scanworks对主机的要求有：Win XP或Win 7的操作系统、2GB以上的系统内存、支持USB2.0。223 ASSET 环境搭建图 9：测试组网示意图1、上电顺序示意图：测试单板上电（如中途想给单板重新上下电，需要先关闭scanworks）在Scanworks内设置
11、USB-XDP3控制器：Tools=Select Hardware=USBXDP3=使用初始默认设置TCK=1MHz（目前可以支持到5MHz），Voltage=1.2V，tck/tms Slew setting=Fast/Slow。开启ScanWorks。确认Windows 系统能够识别到该XDP设备。将接上CPU XDP 的USB-XDP3控制器连结到ScanWorks 电脑。XDP3风扇上电连接USB-XDP3到单板的XDP接口2、下电顺序示意图：关闭 Scanworks被测单板下电从scanworks PC机拔下USB接口从被测单板上拔下XDP接口223 ASSET 测试步骤重要：该软件
12、需要lience步骤1：按照上面上电顺序进行上电处理步骤2：DDR测试步骤遵循scanworks软件的工程载入平台初始化XDP链路扫描margin测试的几个步骤，不需要测误码率。而且DDR测试的配置设置略有不同。首先，平台初始化，选择要用到的处理器，其他设置不要改动。图 10：DDR_platforminit步骤3：进入DDR margin测试配置界面，选择margin测试类型，需要用到得处理器和需要用到的channel。Margin测试类型分为四种：1.RxVref + RxDq: Useful for Read eye analysis.。 2.RxVref + RecEn: Useful
13、 for Read training analysis.。3.TxVref + TxDq: Useful for Write eye analysis. 4.TxVref + WrLvl: Useful for Write training analysis.图 11：DDR_测试类型选择步骤4：进入Sandy Bridge Sever DDR Test Options下面的子菜单，可以看到，每个内存通道的通信模式有4种，分别是写、读、环回和空闲，我们把它全部设置为写模式。保存并运行。进行相应测试。图 12：DDR_测试配置设置步骤5：将每条Lane测试的RxDqLeft、RxDqRight、
14、RxVHigh、RxVLow、TxDqLeft、TxDqRight、TxVHigh、TxVLow结果与RMT测试结果判定标准进行比较，由于该测试精确到具体的Lane可以很容易定位出RANK下哪一条lane处在中高风险。图 13：RMT测试结果判定标准步骤6：步骤5确认的结果如果在低风险区域内，本测试即完成。 步骤5确认的结果如果在中风险或者高风险的处理方法与RMT测试方法一样（参照RMT测试处理过程）。23 DDR3 VRTT测试（针对DDR端Vdd、Vtt）231 DDR3 VRTT测试介绍DDR VRTT测试主要测试，不同负载下（不同DIMM条的数量），现有的VR电源设计的Vdd裕量，Vt
15、t裕量是否满足Intel给的规范要求。232 DDR3 DIMM VRTT测试套装图 14：DDR3 DIMM VRTT测试套装测试套装附件信息 6pcs负载单板(1主，5从，该负载板测试过程充当DIMM条使用） 1pcs测试线（RCA-to-Custom) 1pcs BNC转RCA的转接器 1pcs带多个连接接口的连接器 1pcs CD光盘和使用说明VRTT测试板上Vdd和Vtt的走线布局如下：233 Vdd Rail测试测试步骤(可以主动联系Intel VRTT电源测试FAE协助)步骤1：连接函数发生器(示波器产生方波)测试前，要将测试主板的SW1接口设置成OFF状态，被测试单板处于下电状
16、态。步骤2：调节函数发生器(示波器)产生低频率，低摆幅，零偏置的方波信号。步骤3：将被测试主板的DIMM条插座全部插满测试负载(极限情况OK，其它情况也是OK的)，如下图所示进行连线处理。J1口接方波函数发生器，J7-1接主负载上作为Vdd的Isense,J7-2作为示波器地，J7-5，J7-6作为主负载的Vdd和Vss连接到示波器，步骤4：调节SW1选择1ON设置成测试Vdd rail模式，如下图所示：步骤5：被测试单板上电，同时观察示波器测试波形通道1的DriveSig是示波器产生的函数发生器，相应的探头连接主负载J1，通道2的I-Vdd是主负载的电流反馈，通道4是相应电流跳变时对应的Vd
17、d的波动。（如下所示）。步骤6：下面测试表项可以找VRTT电源测试的FAE获取，表格使用方法：1是按照硬件设计进行内存通道类型、DIMM类型、容量类型、速率类型进行选择。2是对应函数频率下负载电流，当函数发生器的频率固定，调节函数发生器来调节该负载电流。3是函数发生器的频率。4是在固定的函数发生器的频率和负载电流后测量Vdd跳变后的Vmax和Vmin。5是将相应的Vmax和Vmin值填入该表自动生成PASS或者FAIL。234 Rtt Rail测试Rtt rail测试的步骤与Vdd rail测试的类似，主要区别有以下2点：1、 测试负载的测试类型接口SW1选择2ON，如下图所示：2、 测试表项如下(FAE有的)附件无