《第6章 存储器.ppt》由会员分享，可在线阅读，更多相关《第6章 存储器.ppt（106页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微型计算机原理与接口技术微型计算机原理与接口技术 主主 编编 何何 超超 中国水利水电出版社中国水利水电出版社u存储器概念、分类与要素存储器概念、分类与要素。u内存储器、外存储器内存储器、外存储器。u高速缓冲存储器、只读存储器。高速缓冲存储器、只读存储器。uIBM-PC/XTIBM-PC/XT中的存储器、扩展存储器及其管理。中的存储器、扩展存储器及其管理。uCPUCPU与存储器的连接。与存储器的连接。第6章 存储器6.1 6.1 6.1 6.1 存储器概念、分类与要素存储器概念、分类与要素存储器概念、分类与要素存储器概念、分类与要素 存储器是计算机系统中的存储器是计算机系统中的记忆功能部件记忆
2、功能部件，是用来，是用来存放程序和数据的硬件装置。存放程序和数据的硬件装置。计算机的最基本的组成部分是计算机的最基本的组成部分是CPUCPU和和存储器存储器。6.1.1 存储器的类型存储器的类型1.1.按工作时与按工作时与CPUCPU联系密切程度分为：联系密切程度分为：l 主存（内存）主存（内存）直接和直接和CPUCPU交换信息交换信息,且按存储单元且按存储单元读读/写数据写数据,速度快速度快.l 辅存（外存）辅存（外存）不能直接和不能直接和CPUCPU交换信息交换信息，作主存，作主存的外援的外援,存放暂时不执行的程序和数据存放暂时不执行的程序和数据,它只是在需要它只是在需要时与主存进行批量数
3、据交换时与主存进行批量数据交换,容量大容量大,速度慢速度慢l 半导体存储器半导体存储器常作主存常作主存l 磁存储器磁存储器磁带磁带,磁盘磁盘l 光存储器光存储器光盘光盘2.2.按存储单元材料分为：按存储单元材料分为：3.3.按存储器读写工作方式分为：按存储器读写工作方式分为：l 随机存储器随机存储器(RAMRAM)任何存储单元都能随时读写任何存储单元都能随时读写l 只读存储器只读存储器(ROMROM)联机工作时只能读出不能写入联机工作时只能读出不能写入l 并行并行存储器存储器l 串行串行存储器存储器 4.4.按存储器读写数据的方式分为：按存储器读写数据的方式分为：6.1.2 存储器的性能指标与
4、分级结构存储器的性能指标与分级结构 1.1.存储器的性能指标存储器的性能指标 4 4项：项：存储容量存储容量、存取速度存取速度、可靠性可靠性、性能价格比性能价格比l 存储容量存储容量用其存储的二进制位信息量描述，表用其存储的二进制位信息量描述，表示为：示为：容量容量=字数字数字长字长.微机中均以字节编址，常表示为微机中均以字节编址，常表示为：容量容量=字数字数88 如，如，486486主存主存8MB=8M*88MB=8M*8 l存取速度是指从存取速度是指从CPUCPU给出有效的存储器地址到存给出有效的存储器地址到存储器输入或输出有效数据所需要的时间储器输入或输出有效数据所需要的时间 l对存储器
5、的要求是容量大、速度快、可靠性高、对存储器的要求是容量大、速度快、可靠性高、成本低，但在一个存储器中难以全部达到成本低，但在一个存储器中难以全部达到.目前在目前在计算机系统中，采用分级结构计算机系统中，采用分级结构 2.2.存储器的分级结构存储器的分级结构 目前采用较多的是目前采用较多的是3 3级存储器结构级存储器结构,即高速缓冲存储器即高速缓冲存储器(Cache)(Cache)、内存和辅存内存和辅存.CPU.CPU能直接访问高速缓存和内存能直接访问高速缓存和内存,不能直接访问辅存不能直接访问辅存,辅存中的信息必须先调入内存才能由辅存中的信息必须先调入内存才能由CPUCPU进行处理。进行处理。
6、l 高速缓存高速缓存CACHECACHE又称快存，由又称快存，由SRAMSRAM构成，用来临时构成，用来临时存放指令和数据，速度快，容量小存放指令和数据，速度快，容量小l 内存存放运行期间的大量程序和数据，多由内存存放运行期间的大量程序和数据，多由MOSMOS动动态随机存储器态随机存储器(DRAM)(DRAM)组成组成 l 辅存一般由磁表面存储器构成，用来存放系统程序、辅存一般由磁表面存储器构成，用来存放系统程序、大型文件及数据库等大型文件及数据库等l 三种存储器构成三种存储器构成3 3级存储管理，各级职能和要求不级存储管理，各级职能和要求不同同.快存追求速度，以和快存追求速度，以和CPUCP
7、U速度匹配；辅存追求容量速度匹配；辅存追求容量大；主存介于两者之间，对容量，速度都有一定要求大；主存介于两者之间，对容量，速度都有一定要求6.1.2 半导体存储器的分类半导体存储器的分类1 1、按使用元器件来分：、按使用元器件来分：双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低随机存取存储器RAM：可读可写、断电丢失只读存储器ROM：正常只读、断电不丢失2 2、按应用角度来分：、按应用角度来分：随机存储存储器随机存储存储器RAMRAM又可分：又可分：组成单元速度集成度应用SRAM触发器快低小容量系统DRAM极间电容慢高大容量系统NVRAM由静态RAM和E2PROM共同构成的
8、存储器 6.1.3 存储器的工作时序存储器的工作时序6.1.4 选择存储器的考虑因素选择存储器的考虑因素衡量存储器件的指标很多。包括：衡量存储器件的指标很多。包括：1 1易失性易失性2 2存储容量存储容量3 3功耗功耗4 4存储器的存取速度（存储器的存取速度（CLCL延迟、内存频率）延迟、内存频率）5 5性能性能/价格比价格比6.6.可靠性可靠性7.7.集成度集成度6.2 6.2 6.2 6.2 内存储器内存储器内存储器内存储器6.2.1 随机读写存储器（随机读写存储器（RAM）基本结构）基本结构存储器芯片种类繁多，内部结构不尽相同。存储器芯片种类繁多，内部结构不尽相同。半导体静态随机存储器半
9、导体静态随机存储器SRAMSRAM一般由地址译码器、一般由地址译码器、存储矩阵、读存储矩阵、读/写驱动电路、三态数据缓冲器等部写驱动电路、三态数据缓冲器等部分组成。分组成。1 1存储矩阵存储矩阵 存储矩阵是能够寄存二进制信息的基本存储电存储矩阵是能够寄存二进制信息的基本存储电路的集合体，这些基本存储电路配置成一定的阵列，路的集合体，这些基本存储电路配置成一定的阵列，并进行编址，也称存储体。并进行编址，也称存储体。2 2地址译码器地址译码器 一个基本存储元（一个基本存储元（CellCell）仅能表示一个二进制）仅能表示一个二进制位。为了区分不同的存储元，以地址号的不同来选位。为了区分不同的存储元
10、，以地址号的不同来选择不同的存储单元。于是在电路中就要有地址译码择不同的存储单元。于是在电路中就要有地址译码器来选择所需要的存储元。器来选择所需要的存储元。3 3读读/写（即写（即I/OI/O）电路及其驱动电路）电路及其驱动电路4 4控制电路控制电路 接受来自接受来自CPUCPU的片选信号、刷新信号（对动态的片选信号、刷新信号（对动态RAMRAM）、读）、读/写信号，控制芯片的工作。写信号，控制芯片的工作。6.2.2 静态静态RAM（SRAM）静态基本存储电路实际上是一种半导体双稳态触静态基本存储电路实际上是一种半导体双稳态触发器，可以用各种工艺制成。由于用发器，可以用各种工艺制成。由于用NM
11、OSNMOS工艺制作的工艺制作的静态静态RAMRAM具有集成度高、价廉、功耗低等特点，其应具有集成度高、价廉、功耗低等特点，其应用范围最为广泛；用用范围最为广泛；用CMOSCMOS工艺制作的静态工艺制作的静态RAMRAM则以超则以超低功耗为特点，因而在某些场合具有特殊的用途。本低功耗为特点，因而在某些场合具有特殊的用途。本节介绍节介绍NMOSNMOS基本存储电路和基本存储电路和CMOSCMOS基本存储电路。基本存储电路。1 1基本存储电路基本存储电路（1 1）NMOSNMOS静态基本存储电路。静态基本存储电路。（2 2）CMOSCMOS静态基本存储电路。静态基本存储电路。2 2SRAMSRAM
12、芯片应用芯片应用静态存储器静态存储器SRAMSRAM在微型计算机系统中已经得到广泛在微型计算机系统中已经得到广泛的应用。的应用。常用的常用的SRAMSRAM芯片有芯片有21142114、21422142、61166116、62326232、62646264、6225662256、628128628128、628512628512、62810006281000等。等。（1 1）Intel 2114 NMOSIntel 2114 NMOS静态静态RAMRAM。2114 2114是是1K41K4位位SRAMSRAM，4 4位共用数据输入位共用数据输入/输出输出端，并采用三态控制。所有的输入端和输出端
13、都与端，并采用三态控制。所有的输入端和输出端都与TTLTTL电路兼容电路兼容.6.2.3 动态动态RAM（DRAM）动态动态RAMRAM的基本存储电路是以电荷形式存储信息的的基本存储电路是以电荷形式存储信息的器件。电荷将存储在器件。电荷将存储在MOSMOS管栅源之间的极间电容（或管栅源之间的极间电容（或专门集成的电容）上。动态基本存储电路有六管型、专门集成的电容）上。动态基本存储电路有六管型、四管型、三管型和单管型四管型、三管型和单管型4 4种。其中单管型由于集成种。其中单管型由于集成度高而越来越被广泛采用度高而越来越被广泛采用.1 1基本存储电路基本存储电路2 2DRAMDRAM芯片应用芯片
14、应用 DRAMDRAM一般用于组成大容量、高速的一般用于组成大容量、高速的RAMRAM存储器。存储器。下面以下面以Intel 2164AIntel 2164A为例，来介绍为例，来介绍DRAMDRAM芯片应用。芯片应用。6.2.4 RAM技术的发展及芯片类型技术的发展及芯片类型1.1.EDOEDO(Extended Data Output RAM)扩充数据输出随机存储器.2.2.SDRAMSDRAM(Synchronous DRAM)同步动态随机存储器.3.3.RDRAMRDRAM(Rambus DRAM)存储器总线式动态随机存储器.4.DDR内存(DDR SDRAM)即双倍速率SDRAM(Du
15、al Date Rate SDRAM),其最大特点便是能在时钟触发沿的上、下沿都能进行数据传输(SDRAM仅能在上升沿传输数据),所以相对于SDRAM来说能将内存的传输速率提高一倍。5.DDR2 是英特尔极力推动的新一代内存,DDR2构建在DDR的基础上,通过增加4位预取机制使得在核心频率不变的条件下将数据带宽提升4倍,高频率、高带宽是DDR2最大的优点。6.6.新一代内存新一代内存DDR3DDR36.3 6.3 6.3 6.3 高速缓冲存储器高速缓冲存储器高速缓冲存储器高速缓冲存储器6.3.1 高速缓冲存储器高速缓冲存储器CACHE的由来的由来计算机存储系统层次关系计算机存储系统层次关系 为
16、了弥补内存的不足，在保证系统性能价格比为了弥补内存的不足，在保证系统性能价格比的前提下，使用高性能快速的双极性的的前提下，使用高性能快速的双极性的SRAMSRAM芯片芯片（存取时间在（存取时间在40ns40ns以下，目前已有以下，目前已有2ns2ns的器件）组成的器件）组成小容量的高速缓存小容量的高速缓存CacheCache。设置在。设置在CPUCPU与主存之间，与主存之间，构成构成CPU-Cache-CPU-Cache-主存主存-辅存层次结构。辅存层次结构。6.3.2 CACHE的命中率的命中率CPUCPU访问高速缓冲存储器，能访问到所需要的信访问高速缓冲存储器，能访问到所需要的信息的百分比
17、称为命中率，当息的百分比称为命中率，当CacheCache的容量为的容量为32KB32KB时，时，其命中率为其命中率为86%86%；而当；而当CacheCache的容量为的容量为64KB64KB时，其时，其命中率为命中率为92%92%。若若CPUCPU要读取的数据不是存在于要读取的数据不是存在于CacheCache之中，则称之中，则称为为CacheCache未命中，这时就需要从主存中读取数据。未命中，这时就需要从主存中读取数据。未命中时从主存读取数据，可能比访问无未命中时从主存读取数据，可能比访问无CaehcCaehc的的主存要插入更多的等待周期，因而降低了系统的主存要插入更多的等待周期，因而
18、降低了系统的效率。程序中的调用和跳转等指令，会造成非区效率。程序中的调用和跳转等指令，会造成非区域性操作，使命中率降低。故提高命中率是域性操作，使命中率降低。故提高命中率是CacheCache设计的主要目标。设计的主要目标。主主存存储储器器(M2)(M2)CacheCache存储器存储器(M1)(M1)地址映象变换机构地址映象变换机构CacheCache替换替换策略策略主存中页号主存中页号 主存中页内地址主存中页内地址CacheCache中页号中页号 CacheCache中页内地址中页内地址命中命中主存地址主存地址不命中不命中已装不进已装不进Cache地址地址还还可可以以装装入入访问主存访问主
19、存替换替换CacheCache访问主存访问主存装入装入CacheCache数据总线数据总线CacheCache的结构原理图的结构原理图CACHE CACHE 的结构的结构存储器的平均存取周期存储器的平均存取周期=Cache命中率Cache存取周期+(1-Cache命中率)处理机存取周期 例:某系统中,处理器的存取周期为40ns,Cache的存取周期是1us,Cache命中率是 0.5,处理机的的存储器平均存取周期是多少？解:代入公式 0.51103+(1-0.5)40=500+20=520ns=0.52us 为了提高命中率，高速缓存控制器将主存储器划为了提高命中率，高速缓存控制器将主存储器划分
20、成块。分成块。Cache Cache访问主存的方法称为地址映射。有三种方访问主存的方法称为地址映射。有三种方法：法：1.1.全相联映射法全相联映射法 2.2.直接映射法直接映射法 3.3.组相联映射法组相联映射法6.3.3 Cache与主存的地址映射与主存的地址映射6.4 6.4 6.4 6.4 只读存储器只读存储器只读存储器只读存储器n掩膜ROM：信息制作在芯片中，不可更改nPROM：允许一次编程，此后不可更改nEPROM：用紫外光擦除，擦除后可编程；并允许 用户多次擦除和编程nEEPROM（E2PROM）：采用加电方法在线进行擦除 和编程，也可多次擦写nFlash Memory（闪存）：能
21、够快速擦写的EEPROM，但只能按块（Block）擦除6.4.1 掩膜掩膜ROM 在出厂前由芯片厂家将程序写到在出厂前由芯片厂家将程序写到romrom里，以后永里，以后永远不能修改。远不能修改。6.4.2 可编程的可编程的ROM-PROM 掩模掩模ROMROM的存储单元在生产完成之后，其所保存的存储单元在生产完成之后，其所保存的信息就已经固定下来了，这给使用者带来了不便。的信息就已经固定下来了，这给使用者带来了不便。为了解决这个矛盾，设计制造了一种可由用户通过为了解决这个矛盾，设计制造了一种可由用户通过简易设备写入信息的简易设备写入信息的ROMROM器件，即可编程的器件，即可编程的ROMROM
22、，又，又称为称为PROMPROM。PROM PROM 的类型有多种，如二极管破坏型的类型有多种，如二极管破坏型PROMPROM存储存储器。器。常用常用EPROMEPROM以以1 1片片2716(2K8)2716(2K8)为最基本容量为最基本容量.如：如：273227324K84K8，276427648K88K8，271282712816K816K8，272562725632K832K8右图为右图为27162716等只读存储等只读存储器芯片的引器芯片的引线排列：线排列：6.4.3 可擦除可编程的可擦除可编程的ROM-EPROM 常用芯片有常用芯片有2816(2K8)2816(2K8)、2817(
23、2K8)2817(2K8)和和2864(8K8).2864(8K8).28162816和和28642864的引线排列与同容量的的引线排列与同容量的61166116和和62646264兼容，兼容，28172817和和2864A2864A的引线排列如图所示：的引线排列如图所示：6.4.4 电可擦可编程的电可擦可编程的ROM-EEPROM CECE芯片允许信号芯片允许信号 WE WE写允许信号写允许信号 OE OE输出允许信号输出允许信号 RDY/BUSY RDY/BUSY擦写状态信号线擦写状态信号线.擦除和写入时，置擦除和写入时，置为高电平；写入完成，置为低电平为高电平；写入完成，置为低电平281
24、62816、28172817和和28642864的主要性能指标：读取时间的主要性能指标：读取时间250ns250ns、写入时间写入时间10ns(281610ns(2816为为15ns)15ns)、字节擦除时间、字节擦除时间10ns10ns（28162816为为15ns15ns）、读操作电压）、读操作电压5V5V、擦写操作、擦写操作电压电压5V5V、操作电流、操作电流110mA 110mA 28172817和和2864A2864A的引线排列如图所示：的引线排列如图所示：闪速存储器与一般闪速存储器与一般EEPROMEEPROM不同之处在于，闪速不同之处在于，闪速存储器芯片为整体电擦除并需要为其提供
25、存储器芯片为整体电擦除并需要为其提供12V12V编程电编程电压压.但它的擦除和编程速度高、集成度高、可靠性高、但它的擦除和编程速度高、集成度高、可靠性高、功耗低、价格低，其整体性能优于一般功耗低、价格低，其整体性能优于一般EEPROM.EEPROM.6.4.5 闪速存储器（闪速存储器（Flash Memory）6.5 IBM-PC/XT6.5 IBM-PC/XT6.5 IBM-PC/XT6.5 IBM-PC/XT中的存储器、扩展存储器及管理中的存储器、扩展存储器及管理中的存储器、扩展存储器及管理中的存储器、扩展存储器及管理 n内存芯片内存芯片 n桥路电阻桥路电阻n电容电容nSPDSPD芯片芯片
26、n金手指金手指n内存条的缺口内存条的缺口 6.5.1 内存条的构成和空间的分配内存条的构成和空间的分配1.1.内存条的构成内存条的构成2.2.内存空间的分配内存空间的分配 微型计算机系统的寻址范围取决于其微型计算机系统的寻址范围取决于其CPUCPU地址地址线的位数。在线的位数。在IBM PC/XTIBM PC/XT中，中，CPU CPU 是是80888088，它共有，它共有2020条地址线，因此可以寻址的物理空间为条地址线，因此可以寻址的物理空间为220220字节字节（即（即1M1M字节），其线性地址范围为字节），其线性地址范围为0000H0000HFFFFFHFFFFFH。1M1M存储空间可
27、以分为三个区域：存储空间可以分为三个区域：RAMRAM区、区、ROMROM区和区和保留区保留区.3 3.SHADOW.SHADOW（影子）内存（影子）内存 Shadow RAM Shadow RAM也称为也称为“影子影子”内存。它是为了提内存。它是为了提高系统效率而采用的一种高系统效率而采用的一种“重定位重定位功能功能”。在系统。在系统运行的过程中，读取运行的过程中，读取1MB1MB的的“传统传统DOSDOS地址空间地址空间”ROMROM中的中的BIOSBIOS中的数据或调用中的数据或调用BIOSBIOS中的程序模块是相当中的程序模块是相当频繁的。为此，把这部分内容（各种频繁的。为此，把这部分
28、内容（各种BIOSBIOS程序）装程序）装入入地址重定位地址重定位为为1024KB1024KB1408KB1408KB的的Shadow RAMShadow RAM存储存储空间，成为空间，成为“ROM”ROM”的影子。的影子。4.4.奇奇/偶校验偶校验 奇奇/偶校验（偶校验（ECCECC）是数据传送时采用的一种校正）是数据传送时采用的一种校正数据错误的一种方式，分为数据错误的一种方式，分为奇校验和奇校验和偶校验两种。偶校验两种。采用奇校验，在传送每一个字节的时候另外附加采用奇校验，在传送每一个字节的时候另外附加一位作为校验位，当实际数据中一位作为校验位，当实际数据中“1”1”的个数为偶数的的个数
29、为偶数的时候，这个校验位就是时候，这个校验位就是“1”1”，否则这个校验位就是，否则这个校验位就是“0”0”，这样就可以保证传送的数据中，这样就可以保证传送的数据中“1”1”的个数为奇的个数为奇数，满足奇校验的要求。在接收方收到数据时，将按照数，满足奇校验的要求。在接收方收到数据时，将按照奇校验的要求检测数据中奇校验的要求检测数据中“1”1”的个数，如果是奇数，的个数，如果是奇数，表示传送正确，否则表示传送错误。表示传送正确，否则表示传送错误。偶校验和奇校验的道理一样，只是检测数据中偶校验和奇校验的道理一样，只是检测数据中“1”1”的个数为偶数。的个数为偶数。6.5.2 ROM子系统子系统 计
30、算机系统在加电之后要能够自动启动，那么计算机系统在加电之后要能够自动启动，那么就必须把初始化程序和引导程序存放到就必须把初始化程序和引导程序存放到ROMROM中，中，IBM IBM PC/XTPC/XT一般在系统板上安装一般在系统板上安装40KB40KB的的ROMROM，它们分布在，它们分布在存储器的最高端地址。其中有存储器的最高端地址。其中有32KB32KB为为ROM BASICROM BASIC，8KB8KB是基本输入输出系统是基本输入输出系统BIOSBIOS，占用地址为，占用地址为FE000HFE000HFFFFFHFFFFFH。BIOSBIOS对对IBM PC/XTIBM PC/XT进
31、行初始化，也是高层软进行初始化，也是高层软件和硬件之间的接口。件和硬件之间的接口。其功能为：其功能为：1 1）系统冷启动、热启动和自测试。）系统冷启动、热启动和自测试。2 2）基本外部设备的输入）基本外部设备的输入/输出驱动程序。这些驱动输出驱动程序。这些驱动程序都要调用某种类型的中断。程序都要调用某种类型的中断。3 3）硬件中断管理程序。）硬件中断管理程序。4 4）系统配置分析程序。）系统配置分析程序。5 5）字符图形发生器。）字符图形发生器。6 6）时钟管理程序。）时钟管理程序。7 7）DOS DOS 引导程序引导程序6.5.3 RAM子系统子系统6.5.4 双通道内存技术双通道内存技术
32、双通道内存技术双通道内存技术其实是一种内存控制和管理技术，其实是一种内存控制和管理技术，它依赖于北桥（又称之为）它依赖于北桥（又称之为）芯片组芯片组的两个的两个内存内存控制器发生作用，这两个内存控制器分别独立工作控制器发生作用，这两个内存控制器分别独立工作（寻址、读取数据），每个控制器控制一个内存通道。（寻址、读取数据），每个控制器控制一个内存通道。在理论上能够使两条同等规格内存所提供的带宽增长在理论上能够使两条同等规格内存所提供的带宽增长一倍，数据存取速度也相应增加一倍。一倍，数据存取速度也相应增加一倍。一般的一般的ATXATX主板上都会有分为两种不同颜色的主板上都会有分为两种不同颜色的4
33、4根根内存插槽内存插槽，相邻不同颜色的两根插槽组成一个内存通，相邻不同颜色的两根插槽组成一个内存通道。道。IntelIntel弹性双通道技术拥有以下两种双通道内存弹性双通道技术拥有以下两种双通道内存工作模式：工作模式：1.1.对称双通道工作模式对称双通道工作模式 2.2.非对称双通道模式非对称双通道模式 8088、8086微处理器只支持实地址工作方式；80286微处理器支持实地址、虚地址保护两种工作方式；80386以上的微处理支持实地址、虚地址保护和虚拟8086三种工作方式。6.5.5 存储器的管理存储器的管理1 1DOSDOS操作系统下的存储器管理操作系统下的存储器管理（1 1）实地址方式）
34、实地址方式 实地址方式是实地址方式是80286802868048680486最基本的工作方式，最基本的工作方式，与与8086/80888086/8088工作方式相同，寻址范围只能在工作方式相同，寻址范围只能在1MB1MB范范围内，因此不能管理和使用扩展存储器。它在复位围内，因此不能管理和使用扩展存储器。它在复位时，启动地址为时，启动地址为FFFF0HFFFF0H，在此安装一个跳转指令，在此安装一个跳转指令，进入上电自检和自举程序。进入上电自检和自举程序。（2 2）虚地址保护方式）虚地址保护方式 80286 802868048680486在实地址工作方式下，实际上相在实地址工作方式下，实际上相当
35、于快速的当于快速的80868086，其，其CPUCPU的高性能并未发挥出来。的高性能并未发挥出来。而而CPUCPU能够可靠地支持多用户系统，即使是单用户，能够可靠地支持多用户系统，即使是单用户，也可以支持多任务操作，这便要求采用新的存储器也可以支持多任务操作，这便要求采用新的存储器管理机制管理机制虚地址保护方式。虚地址保护方式。（3 3）虚拟）虚拟80868086方式方式 虚拟虚拟80868086方式是方式是8038680386、8048680486的一种新的工作方的一种新的工作方式，该方式支持存储管理、保护及多任务环境中执行式，该方式支持存储管理、保护及多任务环境中执行80868086程序。
36、当创建一个在虚拟程序。当创建一个在虚拟80868086方式下执行的方式下执行的80868086程序任务时，好像该任务的环境就是一个程序任务时，好像该任务的环境就是一个80868086程序的程序的环境。环境。2 2WindowsWindows操作系统下的存储器管理操作系统下的存储器管理 Windows Windows为每个进程都提供了一个它自己私有的为每个进程都提供了一个它自己私有的空间，一般情况下，一个进程只能访问自己的内存空间，一般情况下，一个进程只能访问自己的内存空间，在允许的情况下，有限制地访问系统共享数空间，在允许的情况下，有限制地访问系统共享数据区和其他进程的共享数据。据区和其他进程
37、的共享数据。WindowsWindows提供了内存提供了内存保护机制，用户进程不可以有意或无意地破坏其他保护机制，用户进程不可以有意或无意地破坏其他进程或操作系统系统的内存。进程或操作系统系统的内存。6.6 CPU6.6 CPU6.6 CPU6.6 CPU与存储器的连接与存储器的连接与存储器的连接与存储器的连接6.6.1 CPU与存储器连接时应注意的问题与存储器连接时应注意的问题存储器芯片同存储器芯片同CPUCPU连接时应注意以下连接时应注意以下4 4个问题：个问题：CPUCPU总线的负载能力问题；总线的负载能力问题；存储器的组织、地址分配以及片选问题；存储器的组织、地址分配以及片选问题；CP
38、UCPU的时序与存储器芯片存取速度之间的配合问题；的时序与存储器芯片存取速度之间的配合问题；控制信号的连接问题。控制信号的连接问题。6.6.2 存储器片选信号的产生方式和译码电路存储器片选信号的产生方式和译码电路 1 1片选信号的产生方式片选信号的产生方式 微型计算机的存储器系统通常由微型计算机的存储器系统通常由ROMROM和和RAMRAM两部两部分组成，而分组成，而ROMROM和和RAMRAM又是由若干个芯片组成，每个芯又是由若干个芯片组成，每个芯片都有一个或多个片选信号。片都有一个或多个片选信号。通常按用途将地址线分为高位地址线和低位地址通常按用途将地址线分为高位地址线和低位地址线两部分。
39、高位地址线与线两部分。高位地址线与CPUCPU（如：（如：80868086）的控制信）的控制信号（如：号（如：M/M/）结合，产生存储器芯片的片选信号，以）结合，产生存储器芯片的片选信号，以实现片间寻址；低位地址线直接连到所有存储器的芯实现片间寻址；低位地址线直接连到所有存储器的芯片，实现存储器芯片的片内寻址。片，实现存储器芯片的片内寻址。2 2存储地址译码电路存储地址译码电路 存储器的译码电路可以用小规模集成的门电路存储器的译码电路可以用小规模集成的门电路组合而成，但当需要多个片选信号时，更多的是采组合而成，但当需要多个片选信号时，更多的是采用专用于译码的中规模集成电路。为解决软件的保用专用
40、于译码的中规模集成电路。为解决软件的保密性和提高使用的灵活性，目前常用密性和提高使用的灵活性，目前常用74LS13874LS138、74LS13974LS139、CD4556CD4556、CD4514CD4514、PROMPROM、PALPAL及及GALGAL等芯片等芯片作为可编程译码器。作为可编程译码器。74LS13874LS138经常用来作为存储器的译码电路。经常用来作为存储器的译码电路。74LS13874LS138有有G1G1、三根片选输入端，三根片选输入端，A A、B B、C C三根二进三根二进制码输入端，制码输入端，八根译码状态输出端。八根译码状态输出端。在在CPUCPU对存储器进行
41、读对存储器进行读/写操作时，首先要由地写操作时，首先要由地址总线给出地址，然后要发出相应的读址总线给出地址，然后要发出相应的读/写控制信号，写控制信号，最后才能在数据总线上进行信息交换最后才能在数据总线上进行信息交换.所以，存储器和所以，存储器和CPUCPU的的连接连接，有三个部分：，有三个部分：（1 1）地址线的连接；）地址线的连接；（2 2）数据线的连接；）数据线的连接；（3 3）控制线的连接。）控制线的连接。6.6.3 CPU与存储器的连接与存储器的连接 计算机应用系统的存储器通常由多片存储器芯片计算机应用系统的存储器通常由多片存储器芯片组成组成.芯片内部的存储单元由片内的译码电路对芯片
42、芯片内部的存储单元由片内的译码电路对芯片的地址线输入的地址进行译码来选择，称之为的地址线输入的地址进行译码来选择，称之为字选字选.字选只要从地址总线的字选只要从地址总线的最低位最低位A0A0开始开始，把它们与存，把它们与存储器芯片的地址线依次相连即可完成储器芯片的地址线依次相连即可完成.而存储器芯片而存储器芯片则由地址总线中剩余的则由地址总线中剩余的高位线高位线来选择，这就是来选择，这就是片选片选 地址线数与存储单元数间的关系为：地址线数与存储单元数间的关系为：存储单元存储单元=2=2x x（x x为地址线数为地址线数 ）如下表所列如下表所列地址线数地址线数 1 2 3 4 8 9 10 11
43、 12 13 14 15 161 2 3 4 8 9 10 11 12 13 14 15 16单元数单元数 2 4 8 16 256 512 1K 2K 4K 8K 16K 32K 64K2 4 8 16 256 512 1K 2K 4K 8K 16K 32K 64K1.1.存储器芯片的地址线与地址总线的连接存储器芯片的地址线与地址总线的连接 原则是，原则是，从地址总线的最低位从地址总线的最低位A0A0开始开始，把它们与，把它们与存储器芯片的地址线存储器芯片的地址线依次相连依次相连 2.2.存储器芯片的片选线与地址总线的连接存储器芯片的片选线与地址总线的连接 直接直接以系统的高位地址作为存储器
44、芯片的片选信以系统的高位地址作为存储器芯片的片选信号，号，将用到的高位地址线将用到的高位地址线接往存储器芯片的片选端接往存储器芯片的片选端.当该地址线为当该地址线为0 0或或1 1时，就选中该芯片，即用一根地址时，就选中该芯片，即用一根地址线选通一块芯片线选通一块芯片（1 1）线选法）线选法（2 2）译码法）译码法 使用译码器对系统总线中字选余下的使用译码器对系统总线中字选余下的高位地址线高位地址线进行译码，以其进行译码，以其译码输出译码输出作为存储器芯片的片选信号作为存储器芯片的片选信号 常用典型译码常用典型译码器器：74LS13874LS138（3-83-8译码器），其译码器），其引线与功
45、能引线与功能如下图：如下图：例例5.1 5.1 用译码法连接容量为用译码法连接容量为64K864K8的存储器，若用的存储器，若用8K88K8的存储器芯片，共需多少片？共需多少根地址的存储器芯片，共需多少片？共需多少根地址线？其中几根作字选线？几根作片选线？试用线？其中几根作字选线？几根作片选线？试用74LS13874LS138画出译码电路，并标出其输出线的选址范围画出译码电路，并标出其输出线的选址范围.若改用线选法能够组成多大容量的存储器？试写出若改用线选法能够组成多大容量的存储器？试写出各线选线的选址范围各线选线的选址范围 64K8/8K8=8,64K8/8K8=8,即共需要即共需要8 8片
46、存储器芯片片存储器芯片64K=65536=264K=65536=21616，故组成，故组成64K64K的存储器共需的存储器共需1616根地址线根地址线8K=8192=28K=8192=21313，即即1313根作字选线，选择片内单元根作字选线，选择片内单元16-13=316-13=3，即即3 3根作片选线根作片选线芯片的芯片的1313根地址线为根地址线为A12A12A0A0，余下的高位地址线是，余下的高位地址线是A15A15A13A13，所以译码电路，所以译码电路对对A15A15A13A13进行译码，译进行译码，译码电路及译码输出线的码电路及译码输出线的选址范围如图所示选址范围如图所示 若改为
47、线选法：若改为线选法：A15A15A13 3A13 3根地址线各选一片根地址线各选一片8K88K8的存储器芯片，的存储器芯片，故仅能组成容量为故仅能组成容量为24K824K8的存储器的存储器A15A15、A14A14和和A13A13所选芯片的地址范围分别为：所选芯片的地址范围分别为：6000H6000H7FFFH7FFFH、A000HA000HBFFFHBFFFH和和C000HC000HDFFFH DFFFH 1 1位、位、4 4位和位和8 8位位的存储器芯片，其数据线分别为的存储器芯片，其数据线分别为1 1根、根、2 2根和根和8 8根根，在与，在与8088 CPU8088 CPU总线的总线
48、的8 8根数据线相连时，根数据线相连时，采用采用并联并联方式：方式：l 1 1位的存储器芯片，用位的存储器芯片，用8 8片，将每片的数据线依次片，将每片的数据线依次与数据总线的与数据总线的8 8根数据线相连，根数据线相连，8 8片的地址相同片的地址相同l 4 4位的存储器芯片，用位的存储器芯片，用2 2片，将每片的片，将每片的4 4根数据线分根数据线分别与数据总线的高别与数据总线的高4 4位和低位和低4 4位相连，位相连，2 2片的地址相同片的地址相同l 8 8位的存储器芯片，则将它的位的存储器芯片，则将它的8 8根数据线分别与根数据线分别与8 8根根数据线相连数据线相连ROMROM将芯片的输
49、出允许线将芯片的输出允许线OEOE直接与直接与80888088的存储器的存储器读信号读信号MEMRMEMR相连相连 RAMRAM将各芯片的输出允许线将各芯片的输出允许线OEOE（或（或RDRD）并联后与）并联后与CPUCPU总线的总线的MEMRMEMR相连相连;写允许线写允许线WEWE（或（或WRWR）并联后）并联后与与MEMWMEMW相连相连 例例1 1K1 1K静态静态RAMRAM的数据线和地址线的连接的数据线和地址线的连接 1K1K位存储器芯片，有位存储器芯片，有1024110241位、位、25642564位和位和12881288位等不同结构位等不同结构.因此与因此与80888088的的
50、8 8位数据总线位数据总线相连时，相连时，字向字向采用采用地址串联地址串联，位向位向采用采用位并联位并联来来满足存储器需要的容量和位数满足存储器需要的容量和位数.如要组成如要组成1K81K8位的存储器，可以采用位的存储器，可以采用1024110241位位的存储器芯片，也可采用的存储器芯片，也可采用25642564位的存储器芯片位的存储器芯片 6.6.4 连接举例连接举例 1K1K位存储器芯片，有位存储器芯片，有1024110241位、位、25642564位和位和12881288位等不同结构位等不同结构.因此与因此与80888088的的8 8位数据总线位数据总线相连时，相连时，字向字向采用采用地