《袁佩宏集成逻辑门电路和组合逻辑门电路.pptx》由会员分享，可在线阅读，更多相关《袁佩宏集成逻辑门电路和组合逻辑门电路.pptx（45页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第四单元 集成逻辑门电路和组合逻辑门电路 数字集成电路按照其内部使用的晶体管种类不同，可以分为双极型数字集成电路和金属氧化物半导体场效应管集成电路（即MOS电路）。双极型数字集成电路也有很多种类，其中应用最多的是TTL电路。MOS电路也有很多种类，其中应用最多的是CMOS电路。第1页/共45页第四单元 集成逻辑门电路和组合逻辑门电路第一节 TTL电路一、TTL与非门的工作原理 TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为:Transistor Transistor Logic。TTL电路的电源统一规定为+5V。第2页/共45页第四单元 集成逻辑门电路和组合逻辑门电路+5VABR1
2、V1R2V2R3L=ABR4R5V3V4V5输入级输出级中间级ABL逻辑功能：全1出0,有0出1TTL与非门第3页/共45页第四单元 集成逻辑门电路和组合逻辑门电路悬空的输入端相当于接高电平。为了防止干扰，可将悬空的输入端接高电平。通 用：IO=0.4mA要求UOH2.4V 典型值：输出高电平 UOH=3.4V 1、输出高电平UOH输出高电平将随着拉电流的增大而降低。TTL电路的典型参数：第4页/共45页第四单元 集成逻辑门电路和组合逻辑门电路 典型值：输出低电平 UOL=0.3V 通 用：IO=12.8mA要求 UOL=0.4V 通常TTL电路的灌电流能力大于拉电流能力。称“易灌拉”2、输出
3、低电平UOL 输出低电平将随着灌电流的增大而升高。第5页/共45页第四单元 集成逻辑门电路和组合逻辑门电路 3、输入漏电流IIH 就是发射结的反向漏电流。电路在输入端高电平时，有电流从输入端流入（在多级门电路相连时，此电流即为前几门电路的拉电流）为减轻负载，这一电流应越小越好。第6页/共45页4、输入短路电流IIS 电路在输入端对地短路时，有电流从输入端流出（在多级门电路相连时，此电流即为前级门电路的灌电流）为减轻负载，这一电流应越小越好。第四单元 集成逻辑门电路和组合逻辑门电路第7页/共45页第四单元 集成逻辑门电路和组合逻辑门电路 5.扇出系数N。门电路的输出端所能驱动同类门电路最大个数，
4、称为该门电路的扇出系数N，也称负载能力。一般N8。第8页/共45页第四单元 集成逻辑门电路和组合逻辑门电路 6.电源电流：电路工作时的工作总电流（当然会因为输入电平的不同工作电流也会不同，单取大的）。第9页/共45页第四单元 集成逻辑门电路和组合逻辑门电路 7.平均传输延迟时间tpd。在与非门输入端加上一个脉冲电压，则输出电压将对输入电压有一定的时间延迟，从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处的时间叫做上升延迟时间tpd1；从输入脉冲下降沿的50%处到输出脉冲上升沿的50%处的时间叫做下降延迟时间tpd2。平均传输延迟时间tpd定义为tpd1与tpd2的平均值，即：tpd=（t
5、pd1+tpd）/2 第10页/共45页TTL门电路的阈值电压 UT=1.4V当UI UT 时，UI=“1”，UIUT 时，UI=“0”（3）.传输特性 门电路的输出电压随着输入电压变动的情况，称为传输特性。第四单元 集成逻辑门电路和组合逻辑门电路第11页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、三态门三态门与一般门电路不同，它的输出端除了出现高电平、低电平外，还有输出悬空状态，即高阻态（亦称禁止态），由于电路输出有高电平、低电平外、高阻态三种状态，故称为三态门，但并不是3个逻辑值电路，逻辑值永远只有0，1两种。第12页/共45页第四单元 集成逻辑门电路和组合逻辑门电路+5VABR
6、1V1R2V2R3LR4R5V3V4V5EABL EEN三态门结构当EN=1时，正常工作；当EN=0时，高阻状态。第13页/共45页第四单元 集成逻辑门电路和组合逻辑门电路三态门应用三态与非门的最重要的用途就是可向一条导线（又称总线）上轮流传送几组来源不同的数据。但必须保证任何时间里最多只有一个三态门处于有效工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。第14页/共45页第四单元 集成逻辑门电路和组合逻辑门电路+5VABR1V1R2V2R3LV5ABL三、OC门结构集电极开路第15页/共45页第四单元 集成逻辑门电路和组合逻辑门电路ABL1ABL2ABL3+Ucc
7、 L=L1L2L3RcOC门的线与接法：使用OC门的关键是选择外接RL和电源:根据带负载情况确定。一般与非门电路不允许采用线与接法。第16页/共45页第四单元 集成逻辑门电路和组合逻辑门电路第二节 MOS电路一、场效应管简介 场效应管是一种电压型控制器件；其主要特点是：工作时输入端采用电压进行控制，不需要输入电流。场效应管具有输入电阻高，受温度，辐射等外界条件影响小，功耗小，便于集成等优点。它依靠半导体中多数载流子进行导电，又称为单极型半导体管。场效应管分为结型和绝缘栅型（MOS型）两种；MOS型器件从导电沟道上分：分为NMOS型、PMOS型从特性上分：分为增强型、耗尽型1、NMOS增强型场效
8、应管第17页/共45页第四单元 集成逻辑门电路和组合逻辑门电路gdsgds+UDDUiUoR1、NMOS增强型场效应管漏极栅极源极第18页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、NMOS电路 1、NMOS非门gds+UDDUiUo当Ui为低电平，截止，Uo为高电平当Ui为高电平，导通，Uo为低电平R第19页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、NMOS电路 2、有源负载NMOS非门为得到较低的输出电平，负载管的电阻要大，故而它的导电沟道做得细而长。gds+UDDUiUo负载管工作管第20页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、NMOS电路 2、NM
9、OS与非门 NMOS与非门电路输出的低电平会随着工作管数目的增大而上升，因此这种与非门的输入端个数不宜超过3个。A+UDDUo负载管工作管B工作管第21页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、NMOS电路 2、NMOS或非门 NMOS或非门电路，由于工作管是并联工作的，输出的低电平不会随着工作管数目的增大而上升，因此NMOS或非门应用比与非门更广泛。A+UDDUo负载管B第22页/共45页第四单元 集成逻辑门电路和组合逻辑门电路2、CMOS门电路 CMOS门电路是由N沟道MOS管和P沟道MOS管互补而成。CMOS非门逻辑关系：当Vi为低电平时，VN截止，VP导通。VOVDD，输
10、出为高电平。当Vi为高电平时，VN导通，VP截止，VO0V，输出为低电平。由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。VOVDDVPVNVOVDDVPVN第23页/共45页第四单元 集成逻辑门电路和组合逻辑门电路TTL电路与CMOS电路的比较1.构成：CMOS是场效应管构成，TTL为双极晶体管构成。2.电源电压：CMOS的电源电压范围比较大（318V），TTL只能在5V下工作。3.输出电压：CMOS的高低电平之间相差比较大（Vdd/0V)、抗干扰性强，TTL则相差小（2.4V/0.4V)，抗干扰能力差。第24页/共45页第四单元 集成逻辑门电路和组
11、合逻辑门电路TTL电路与CMOS电路的比较4.功耗：CMOS功耗很小，TTL功耗较大（15mA/门）。5.工作频率：CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。6.门坎电平：CMOS门坎电平约为电源电压的一半,TTL门坎电平约为1.4V。第25页/共45页第四单元 集成逻辑门电路和组合逻辑门电路TTL电路与CMOS电路的比较7.输入端：TTL电路输入端悬空相当与输入高电平。CMOS电路不允许输入端悬空。8.负载能力：TTL驱动电流绝对值较大，但驱动能力的指标扇出系数是以驱动同类门为前提的，所以TTL的扇出系数并不大；CMOS驱动电流绝对值较小，但CMOS电路的输入电
12、流约为0，所以CMOS的扇出系数反而大。第26页/共45页第四单元 集成逻辑门电路和组合逻辑门电路第三节 组合逻辑电路的分析与设计方法组合电路时序电路功能：输出只取决于当前的输入 数字电路组成：门电路，不存在记忆元件功能：输出取决于当前的输入 原来的状态组成：门电路记忆元件例如：编码器、译码器、数据选择器等例如：寄存器、记数器等 第27页/共45页第四单元 集成逻辑门电路和组合逻辑门电路一、组合逻辑电路的分析方法分析步骤：给定逻辑图 电路逻辑功能分析1、由给定的逻辑图逐级写出逻辑函数式；2、对函数式进行化简，化简成最简与或式；3、列出真值表，得出电路的逻辑功能。第28页/共45页第四单元 集成
13、逻辑门电路和组合逻辑门电路二、组合逻辑电路的设计方法设计步骤：给出逻辑功能 画出逻辑图设计1、分析实际问题的逻辑含义，列出真值表；2、根据真值表列出函数式，化简为最简与或式；3、根据最简与或式画出逻辑电路图。第29页/共45页第四单元 集成逻辑门电路和组合逻辑门电路第四节 常用中规模集成组合逻辑电路 一、编码器 编码器是把 信号转换为二进制码 的组合逻辑电路。功能：一组高低电平 二进制码以8421BCD编码器为例，熟悉编码器的设计过程和工作原理。编码器Y0Y1Y2Y9DCBA二进制代码 (8421BCD)一组高低电平第30页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、译码器 与编码器
14、功能相反的逻辑电路就是译码器。编码器是把 二进制码 转换 信号 为的组合逻辑电路。功能：二进制码 一组高低电平 以2/4译码器为例，熟悉译码器的设计过程和工作原理。24 线译码器BAY0Y1Y2Y3E一组高低电平二进制码使能端第31页/共45页3/83/8译码器译码器输入选择允许(使能)输出数 据 输 出1234567816151413121110974LS138第四单元 集成逻辑门电路和组合逻辑门电路第32页/共45页第四单元 集成逻辑门电路和组合逻辑门电路三、译码显示器 数字系统中，常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。1、七段译码器工作原理 例如：当a=b=c
15、=d=e=f=1,g=0时，显示0BCD数码显示译码器数码显示器abcdefg每一字段为发光二极管第33页/共45页第四单元 集成逻辑门电路和组合逻辑门电路2、译码显示器abcdefgabcdefgDCBA74LS48组成：BCD-七段译码器 数码显示器（共阴极）例如：当DCBA=0110时，74LS48的输出abcdefg=1011111,数码显示器显示6。0110第34页/共45页第四单元 集成逻辑门电路和组合逻辑门电路 从一组数据中选择一路信号进行传输的电路，称为数据选择器。S0S1 I3 I2 I1 I0Y 控制信号输入信号输出信号数据选择器类似多路开关。选择哪一路信号由相应的一组控制
16、信号控制。四、数据选择器例如：当S1S0=10时，Y=I2第35页/共45页第四单元 集成逻辑门电路和组合逻辑门电路常用数据选择器：集成8选1数据选择器74LS151第36页/共45页第四单元 集成逻辑门电路和组合逻辑门电路aibici-1sici全加器六、全加器既考虑加数、被加数又考虑低位的进位位。ai-加数 bi-被加数 ci-1-低位的进位；si-本位和；ci-进位。第37页/共45页第四单元 集成逻辑门电路和组合逻辑门电路用两片74LS183 构成的全加器逻辑图：1(1)c01A 1B 1Cn-11Sn1Cns0A0B02A 2B 2Cn-12Sn2Cns1A1B12(1)c21A 1
17、B 1Cn-11Sn1Cns2A2B22A 2B 2Cn-12Sn2Cns3A3B3 c1输入:A:a3 a2 a1 a0 B:b3 b2 b1 b0输出:S:s3 s2 s1 s0第38页/共45页第四单元 集成逻辑门电路和组合逻辑门电路第五节 数字集成电路使用时的注意事项一、负载与集成电路的连接二、不同类型集成电路的接口连接三、多余输入端的处理四、逻辑电路中的竞争冒险 第39页/共45页第四单元 集成逻辑门电路和组合逻辑门电路一、负载与集成电路的连接 TTL逻辑电路的负载能力：易灌拉（输出低电平，灌电流比较容易实现；输出高电平拉电流做不好）。在负载电流不大的情况下（十几毫安），LED、小型
18、继电器可直接用低电平驱动负载。（如果负载要求高电平驱动，则尽量改成低电平驱动（用非门）。如果要求电流很大，可采用三极管、复合三极管驱动。第40页/共45页第四单元 集成逻辑门电路和组合逻辑门电路二、不同类型集成电路的接口连接 由于TTL与MOS电路电源电压不同，两种电路之间的连接方法是必须要考虑的。1.TTL驱动CMOS 方法：CMOS也采用+5V电源。如果CMOS不采用5V电源,则TTL采用OC门或在两电路之间接入CMOS电平移动器。2.CMOS驱动TTL 方法：CMOS也采用+5V电源。如果CMOS不采用5V电源则CMOS采用OD门、在两电路之间接入CMOS缓冲器或用三极管作接口。第41页
19、/共45页第四单元 集成逻辑门电路和组合逻辑门电路三、多余输入端的处理 TTL门电路的输入端悬空相当与输入高电平，理论上可以悬空，但易引入干扰。COMS电路输入端不允许悬空，悬空易在造成电路损坏。可以把与门的多余输入端接高电平、或门的多余输入端接地。也可以在不改变电路功能的前提下，把多余的输入端并联使用。第42页/共45页第四单元 集成逻辑门电路和组合逻辑门电路四、逻辑电路中的竞争冒险 当电路要求某些输入信号是“同时”变化的，但由于某种原因，它的变化有快有慢（这就是“竞争”）就会使得电路的输出有可能产生不应该产生的过渡干扰脉冲（这就是“冒险”），这种现象称为“竞争冒险”。消除竞争冒险的方法：（1）引入封锁脉冲（2）输出端接滤波电容（3）修改逻辑电路的设计第43页/共45页谢谢！第44页/共45页感谢您的观看！第45页/共45页