《存储器接口设计PPT讲稿.ppt》由会员分享，可在线阅读，更多相关《存储器接口设计PPT讲稿.ppt（40页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、存储器接口设计第1页，共40页，编辑于2022年，星期六如何设计存储如何设计存储系统？系统？引出问题引出问题第2页，共40页，编辑于2022年，星期六主主 要要 内内 容容第3页，共40页，编辑于2022年，星期六位扩展位扩展字扩展字扩展 字位扩展字位扩展存储器容量的扩充存储器容量的扩充 存储器的总容量通常比单个芯片容量大得多，要用多存储器的总容量通常比单个芯片容量大得多，要用多个芯片组合，进行扩充才能满足存储系统容量的要求，个芯片组合，进行扩充才能满足存储系统容量的要求，扩充方法有：扩充方法有：第4页，共40页，编辑于2022年，星期六v适用条件：适用条件：存储器芯片的数据位数不能满足读写的
2、基本要存储器芯片的数据位数不能满足读写的基本要求时需进行位扩展（适于求时需进行位扩展（适于N 1N 1或或N 4N 4的芯的芯片）。片）。v方法：方法：将多个同字数的存储器芯片的地址、片选、读将多个同字数的存储器芯片的地址、片选、读/写端相应并联，而写端相应并联，而数据端各自连接到不同的数据端各自连接到不同的数据总线上数据总线上。容量扩充容量扩充-位扩展位扩展第5页，共40页，编辑于2022年，星期六例例1 1：8 8片容量为片容量为1K11K1位的芯片扩充为位的芯片扩充为1K1K字节的存储器。字节的存储器。容量扩充容量扩充-位扩展位扩展第6页，共40页，编辑于2022年，星期六v适用条件：适
3、用条件：存储器芯片的地址空间不能满足存储器系统需存储器芯片的地址空间不能满足存储器系统需要时需进行字扩展。要时需进行字扩展。v方法：方法：仅在字向扩充，而位数不变。将芯片的地址仅在字向扩充，而位数不变。将芯片的地址线、数据线、读线、数据线、读/写控制线并联，由写控制线并联，由不同的片不同的片选信号来区分各个芯片所占据的不同地址范围选信号来区分各个芯片所占据的不同地址范围。容量扩充容量扩充-字扩展字扩展第7页，共40页，编辑于2022年，星期六例例2 2：用：用16K816K8位芯片组成位芯片组成64KB64KB存储器。存储器。容量扩充容量扩充-字扩展字扩展第8页，共40页，编辑于2022年，星
4、期六v适用条件：适用条件：字向和位向均不能满足要求时需进行字向和位字向和位向均不能满足要求时需进行字向和位向同时扩充。向同时扩充。v方法：方法：一个存储器系统的容量为一个存储器系统的容量为MN MN，若使用，若使用L L K K存储器芯片，那么，这个存储器子系统系统存储器芯片，那么，这个存储器子系统系统共需要（共需要（M/LM/L）（N/KN/K）个存储芯片，分成）个存储芯片，分成M/LM/L组，每组组，每组N/KN/K片，组内采用位扩展法连接片，组内采用位扩展法连接（数据线连接不同数据线连接不同），组间采用字扩展法连接），组间采用字扩展法连接（片选线连接不同片选线连接不同）。容量扩充容量扩充
5、-字位扩展字位扩展第9页，共40页，编辑于2022年，星期六例例3 3：用：用2K42K4位的存储器芯片组成位的存储器芯片组成8K88K8位的位的RAMRAM存储器。存储器。容量扩充容量扩充-字位扩展字位扩展第10页，共40页，编辑于2022年，星期六主主 要要 内内 容容第11页，共40页，编辑于2022年，星期六CPUCPU对存储单元的访问过程：对存储单元的访问过程：片选：选择存储器芯片。通过片选：选择存储器芯片。通过CPUCPU的高位地的高位地址线址线得到片选信号。得到片选信号。字选：再从选中的芯片中依照地址码选择字选：再从选中的芯片中依照地址码选择相应的存储单元读写数据。由相应的存储单
6、元读写数据。由CPUCPU输出的输出的n n(n(n由片内存储容量由片内存储容量2n2n决定决定)条低位条低位地址线完地址线完成选择。成选择。存储器片选信号的产生方法存储器片选信号的产生方法第12页，共40页，编辑于2022年，星期六片选方法：片选方法：线选法线选法全译码法全译码法部分译码法部分译码法存储器片选信号的产生方法存储器片选信号的产生方法第13页，共40页，编辑于2022年，星期六片选方法线选法片选方法线选法 方法：方法：用地址总线的高位地址中的某一位直用地址总线的高位地址中的某一位直接作为存储器芯片的片选信号接作为存储器芯片的片选信号CSCS#，用用地址线的低位实现对芯片的片内单元
7、地址线的低位实现对芯片的片内单元的选择的选择(字选字选)。第14页，共40页，编辑于2022年，星期六片选方法线选法片选方法线选法 例例4 4：A14A12A0A13(1)2764(2)2764 CSCS第15页，共40页，编辑于2022年，星期六片选方法线选法片选方法线选法 A14A12A0A13(1)2764(2)2764 CSCS芯片A19 A15A14 A13A12A0一个可用地址121 00 1全0全1全0全104000H05FFFH02000H03FFFH第16页，共40页，编辑于2022年，星期六片选方法线选法片选方法线选法 v优点优点：电路简单，选择芯片不需外加逻辑电电路简单，
8、选择芯片不需外加逻辑电路。路。v缺点缺点：不能充分利用系统的存储器空间，每个芯不能充分利用系统的存储器空间，每个芯片所占的地址空间把整个地址空间分成了相互片所占的地址空间把整个地址空间分成了相互隔离的区段，即地址空间不连续。同时，每个隔离的区段，即地址空间不连续。同时，每个存储单元具有多个地址，造成地址重叠现象。存储单元具有多个地址，造成地址重叠现象。适用于存储容量较小的简单微机系统或不需要扩充内存空间的系统。第17页，共40页，编辑于2022年，星期六片选方法全译码法片选方法全译码法 方法：方法：将系统地址总线中将系统地址总线中除片内地址以外的除片内地址以外的全部高位地址接到地址译码器的输入
9、端参全部高位地址接到地址译码器的输入端参加译码，把译码器的输出信号作为各芯片加译码，把译码器的输出信号作为各芯片的片选信号的片选信号，将它们分别接到存储器芯片，将它们分别接到存储器芯片的片选端，以实现片选。的片选端，以实现片选。第18页，共40页，编辑于2022年，星期六例例5 5：A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M片选方法全译码法片选方法全译码法 第19页，共40页，编辑于2022年，星期六片选方法全译码法片选方法全译码法 v优点优点：可以使每片可以使每片(或组或组)芯片的地址范围不芯片的地址范围不仅是唯一的，而且是连续的
10、，不会产生地址仅是唯一的，而且是连续的，不会产生地址重叠现象。重叠现象。v缺点缺点：对译码电路要求较高。对译码电路要求较高。适用于存储器芯片较多的系统。第20页，共40页，编辑于2022年，星期六片选方法部分译码法片选方法部分译码法 方法：方法：将高位地址线中某几位将高位地址线中某几位(不是全部高位不是全部高位)地址经过译码器译码，作为片选信号，地址经过译码器译码，作为片选信号，仍用地址线低位部分直接连到存储器芯片仍用地址线低位部分直接连到存储器芯片的地址输入端实现片内寻址。的地址输入端实现片内寻址。第21页，共40页，编辑于2022年，星期六例例6 6：片选方法部分译码法片选方法部分译码法
11、138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3第22页，共40页，编辑于2022年，星期六片选方法部分译码法片选方法部分译码法 v线选法和全译码法的混合方式线选法和全译码法的混合方式v存在地址重叠问题存在地址重叠问题第23页，共40页，编辑于2022年，星期六全译码全译码线选法线选法译码电路要求高译码电路要求高;地址范围唯一，连续不重叠地址范围唯一，连续不重叠；电路简单电路简单；空间不连续，地址重叠；空间不连续，地址重叠；片选方法的比较片选方法的比较部分译码部分译码介于先选法和
12、全译码之间，地址重叠。介于先选法和全译码之间，地址重叠。第24页，共40页，编辑于2022年，星期六主主 要要 内内 容容第25页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例v8位微机系统的存储器接口设计 与地址总线的连接与地址总线的连接 与控制总线的连接与控制总线的连接 与数据总线的连接与数据总线的连接第26页，共40页，编辑于2022年，星期六8 8位微机系统的存储器接口设计位微机系统的存储器接口设计v与地址总线的连接与地址总线的连接 高位地址线译码，用以选择存储芯片高位地址线译码，用以选择存储芯片(片片选选)；低位地址线连接，用以通过片内地址译低位地址线连接，用以通过
13、片内地址译码器选择存储单元码器选择存储单元(字选字选)。第27页，共40页，编辑于2022年，星期六8 8位微机系统的存储器接口设计位微机系统的存储器接口设计v与控制总线的连接与控制总线的连接 读读写写控控制制线线：只只需需将将存存储储芯芯片片的的读读写写控控制制端端直直接接连连到到CPUCPU总总线线或或系系统统总总线线的的相相应应功功能能端端(如如MEMRMEMR#和和MEMWMEMW#信号端信号端)即可。即可。行行选选通通、列列选选通通信信号号线线(仅仅对对DRAMDRAM芯芯片片)，通通过一个过一个DRAMDRAM的接口逻辑来提供。的接口逻辑来提供。第28页，共40页，编辑于2022年
14、，星期六8 8位微机系统的存储器接口设计位微机系统的存储器接口设计v与数据总线的连接与数据总线的连接一一般般的的存存储储器器都都是是以以一一个个字字节节为为基基本本单单位位来来划划分分存存储储单单元元的的，即即每每8 8位位为为一一个个存存储储单单元元，对应一个存储地址。对应一个存储地址。每每片片存存储储芯芯片片的的数数据据线线与与系系统统数数据据总总线线一一一一对应连接对应连接。第29页，共40页，编辑于2022年，星期六8 8位微机系统的存储器接口设计位微机系统的存储器接口设计v例7：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的
15、RAM，从4000H开始。第30页，共40页，编辑于2022年，星期六8 8位微机系统的存储器接口设计位微机系统的存储器接口设计v例7：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。v分析：选片：16KB的ROM（4片2732）8KB的RAM（4片6116）第31页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例v例7：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。v分析：1.1.地址线的连接：地址线的连接：
16、确定用于片内地址选择（字选）的低位地址线和用于片外地址确定用于片内地址选择（字选）的低位地址线和用于片外地址选择（片选）的高位地址线。选择（片选）的高位地址线。27322732：片内地址线为：片内地址线为A11A11A0A0，片外地址线为，片外地址线为A15A15A12 A12；6l166l16：片内地址线为：片内地址线为A10A10A0A0，片外地址线为，片外地址线为A15A15A11A11。第32页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例v例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000
17、H开始。v分析：1.1.地址线的连接：地址线的连接：片外地址经地址译码电路译码后输出相应的控片外地址经地址译码电路译码后输出相应的控制信号，作为内存芯片的制信号，作为内存芯片的“片选片选”信号，用来信号，用来选中所要访问的内存芯片。可选择选中所要访问的内存芯片。可选择74LS13874LS138芯片芯片作为地址译码器。作为地址译码器。第33页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例v例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。v分析：2.2.数据线的连接：数据线的连接：27322
18、732为为4K84K8位芯片，位芯片，61166116为为2K82K8位芯片，两位芯片，两者都有者都有8 8条数据线，可直接同条数据线，可直接同8 8位位CPUCPU的的8 8条数据条数据线相连。线相连。第34页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例v例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。v分析：3.3.控制线的连接：控制线的连接：SRAMSRAM通常有三条控制信号线通常有三条控制信号线片选信号片选信号CE#CE#、写允许信号写允许信号WE#WE#和输出允许信号和输出允许
19、信号OE#OE#，可将，可将CE#CE#接接地址译码器输出，地址译码器输出，OE#OE#接读信号线，接读信号线，WE#WE#接写接写信号线。信号线。第35页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例v例：为地址总线为16位的8位微机设计一个24KB容量的存储器，其中16KB的ROM，从0000H开始，8KB的RAM，从4000H开始。v分析：3.3.控制线的连接：控制线的连接：EPROMEPROM芯片常采用双线控制，片选信号芯片常采用双线控制，片选信号CE#CE#用来选择芯片，输用来选择芯片，输出允许信号出允许信号OE#OE#用来允许数据输出。可将用来允许数据输出。可将C
20、E#CE#同地址译码器输同地址译码器输出相连，以控制对各芯片的选择，而出相连，以控制对各芯片的选择，而OE#OE#同系统控制总线同系统控制总线中的读信号相连。中的读信号相连。第36页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例第37页，共40页，编辑于2022年，星期六存储器设计举例存储器设计举例存储芯片地址范围存储芯片地址范围EPROM100000FFFHSRAM1400047FFHEPROM210001FFFHSRAM248004FFFHEPROM320002FFFHSRAM3500057FFHEPROM430003FFFHSRAM458005FFFH存储芯片与地址范围
21、对应关系存储芯片与地址范围对应关系第38页，共40页，编辑于2022年，星期六总总 结结v存储容量的扩展存储容量的扩展位扩展、位扩展、字位扩展位扩展、位扩展、字位扩展v片选信号的产生方法片选信号的产生方法线选法、全译码、部分译码线选法、全译码、部分译码v存储器系统接口设计存储器系统接口设计 三总线的连接三总线的连接第39页，共40页，编辑于2022年，星期六思思 考考 题题 设计一个设计一个12KB12KB容量的存储器，要求容量的存储器，要求EPROMEPROM区为区为8KB8KB，从，从0000H0000H开始，采用开始，采用27162716芯片（芯片（2K82K8），），RAMRAM区为区为4KB4KB，从，从2000H2000H开始，采用开始，采用21282128或或61166116芯片（芯片（2K82K8）。）。系统提供系统提供1616位地址线、位地址线、8 8根数据线。根数据线。第40页，共40页，编辑于2022年，星期六