《第4章微机存储器系统精选PPT.ppt》由会员分享，可在线阅读，更多相关《第4章微机存储器系统精选PPT.ppt（71页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第4章微机存储器系章微机存储器系统统第1页，本讲稿共71页Albert Fert Peter Grnberg 2007年诺贝尔物理奖得主巨磁阻效应 提高磁盘存储能力！第2页，本讲稿共71页4.1 4.1 存储器概述存储器概述4.1.1 4.1.1 存储器的基本概念存储器的基本概念 存储器由大量的记忆单元组成，记忆单元是一种具存储器由大量的记忆单元组成，记忆单元是一种具有两个稳定状态的物理器件，可用来表示二进制的有两个稳定状态的物理器件，可用来表示二进制的0 0和和1 1，这种物理器件一般由半导体器件或磁性材料等，这种物理器件一般由半导体器件或磁性材料等构成。构成。第3页，本讲稿共71页存储器
2、基本概念存储器基本概念由若干个最基本的存储单元组成，每个单元存储一个字。由若干个最基本的存储单元组成，每个单元存储一个字。字长有字长有4 4位、位、8 8位、位、1616位以及位以及3232位等。位等。在微机中，存储器按在微机中，存储器按8 8位二进制数（位二进制数（1 1个字节）编址，习惯个字节）编址，习惯上把一个地址所寻址的上把一个地址所寻址的8 8位二进制数称为一个存储单元。位二进制数称为一个存储单元。存储器容量一般都很大，内存和外存，均以字节为单元，存储器容量一般都很大，内存和外存，均以字节为单元，常用的有常用的有2 21010字节字节=1KB=1KB，2 22020字节字节=1024
3、KB=1MB=1024KB=1MB，2 23030字节字节=1024MB=1GB=1024MB=1GB，2 24040字节字节=1024GB=1TB=1024GB=1TB 存储器的存储空间与微机的地址线位数有关。存储器的存储空间与微机的地址线位数有关。第4页，本讲稿共71页4.1.2 4.1.2 微机中存储器的层次结构微机中存储器的层次结构第5页，本讲稿共71页微机中存储器的层次微机中存储器的层次内存（主存）内存（主存）内存用于存放当前计算机正在执行或经常要使用的程序或内存用于存放当前计算机正在执行或经常要使用的程序或数据，数据，CPUCPU可直接从内存中读取指令并执行，还可直接从内可直接从内
4、存中读取指令并执行，还可直接从内存中存取数据。存中存取数据。通常直接与系统总线相连。通常直接与系统总线相连。内存也称半导体存储器，一般由快速的半导体存储器件构成，内存也称半导体存储器，一般由快速的半导体存储器件构成，它与它与CPUCPU交换数据的速度很快。交换数据的速度很快。在共享存储器的多处理机系统中，内存中数据可以共享，并在共享存储器的多处理机系统中，内存中数据可以共享，并可实现多处理机间的通信。可实现多处理机间的通信。第6页，本讲稿共71页微机中存储器的层次微机中存储器的层次外存外存一般是由磁性材料以及运用激光技术等实现的存储器，一般是由磁性材料以及运用激光技术等实现的存储器，分为硬磁盘
5、、软磁盘、光盘等。分为硬磁盘、软磁盘、光盘等。通常是通过总线接口电路与系统总线相连。通常是通过总线接口电路与系统总线相连。外存容量很大，掉电信息不丢失，但存取速度慢，通常外存容量很大，掉电信息不丢失，但存取速度慢，通常使用使用DMADMA技术和技术和IOPIOP技术来实现内存与外存之间的数据直技术来实现内存与外存之间的数据直接传送。接传送。第7页，本讲稿共71页微机中存储器的层次微机中存储器的层次高速缓冲存储器高速缓冲存储器CacheCache 简称缓存，是位于简称缓存，是位于CPUCPU与主存间的一种容量较小但速度很高的存储器。与主存间的一种容量较小但速度很高的存储器。缓存主要是为了解决缓存
6、主要是为了解决CPUCPU运算速度与内存读写速度不匹配的矛盾。运算速度与内存读写速度不匹配的矛盾。在在CPUCPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存中加入缓存是一种高效的解决方案，这样整个内存储器（缓存+内存）内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。就变成了既有缓存的高速度，又有内存的大容量的存储系统了。时间区域性时间区域性空间区域性空间区域性第8页，本讲稿共71页Cache的数据更新方法的数据更新方法l主存与主存与Cache的数据不一致的数据不一致l防止数据丢失的一致性问题：防止数据丢失的一致性问题：Cache更新，内存未更新更新，内存未更新通写式通
7、写式简单，总线活动频繁，速度较慢简单，总线活动频繁，速度较慢缓冲通写式缓冲通写式回写式回写式l防止数据过时的一致性问题：内存更新，防止数据过时的一致性问题：内存更新，Cache未更新未更新总线监视法总线监视法硬件监视法硬件监视法局部禁止高速缓存法局部禁止高速缓存法Cache清除法清除法第9页，本讲稿共71页4.2 4.2 半导体存储器半导体存储器4.2.1 4.2.1 半导体存储器半导体存储器分类分类p按存取方式分类按存取方式分类随机存取存储器随机存取存储器RAMRAMSRAMSRAM（Static RAMStatic RAM，静态，静态RAM RAM）：速度快，容量低，功耗）：速度快，容量低
8、，功耗大。大。DRAMDRAM（Dynamic RAMDynamic RAM，动态，动态RAM)RAM)：容量高，速度较慢，需：容量高，速度较慢，需定时刷新。定时刷新。只读存储器只读存储器ROMROM工作时只能读（用特殊方法写入）工作时只能读（用特殊方法写入）掉电信息不丢失掉电信息不丢失可作为主存储器存放系统软件和数据等可作为主存储器存放系统软件和数据等第10页，本讲稿共71页只读存储器只读存储器ROMROM掩膜掩膜ROM：信息制作在芯片中，不可更改：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次
9、：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编）：采用加电方法在线进行擦除和编程，也可多次擦写程，也可多次擦写Flash Memory（闪存）：能够快速擦写的（闪存）：能够快速擦写的EEPROM第11页，本讲稿共71页4.2.2 半导体存储器的主要性能指标半导体存储器的主要性能指标l存储容量：微机存储器的容量指存储器所能容纳的最大字节存储容量：微机存储器的容量指存储器所能容纳的最大字节数数。l 存取周期：存取周期：指存储器从接收到地址，到实现一次完整的指存储器从接收到地址，到实现一次完整的读出和写入数据的时间，也称为存
10、取时间，是存储器进读出和写入数据的时间，也称为存取时间，是存储器进行连续读和写操作所允许的最短时间间隔。行连续读和写操作所允许的最短时间间隔。l易失性：易失性：指存储器的供电电源断开后，存储器中的内容指存储器的供电电源断开后，存储器中的内容是否丢失。是否丢失。l功功 耗：耗：半导体存储器在额定工作电压下，外部电源保证它半导体存储器在额定工作电压下，外部电源保证它正常工作的前提下所提供的最大电功率。正常工作的前提下所提供的最大电功率。l 可靠性：可靠性：指抵抗干扰，正确完成读指抵抗干扰，正确完成读/写数据的性能。写数据的性能。第12页，本讲稿共71页4.2.3 存储器中的地址译码存储器中的地址译
11、码l存储器芯片逻辑图存储器芯片逻辑图第13页，本讲稿共71页l存储器芯片的结构存储器芯片的结构存储体存储体存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路根据输入的地址编码来选中芯片内某个特定的存储根据输入的地址编码来选中芯片内某个特定的存储单元单元 片选和读写控制逻辑片选和读写控制逻辑选中存储芯片，控制读写操作选中存储芯片，控制读写操作第14页，本讲稿共71页存储体存储体每个存储单元具有一个唯一的地址，可存储每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数位（位片结构）或多位（字片结构）二进制数据据存储容量与地址、
12、数据线个数有关：存储容量与地址、数据线个数有关：芯片的存储容量芯片的存储容量2MN存储单元数存储单元数存储单存储单元的位数元的位数 M：芯片的地址线根数：芯片的地址线根数 N：芯片的数据线根数：芯片的数据线根数 第15页，本讲稿共71页地址译码电路地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A5A4A301764个单元单译码双译码l单译码结构单译码结构l双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构第16页，本讲稿共71页片选和读写控制逻辑片选和读写控制逻辑l片选端CS或CE有效时，可以对该
13、芯片进行读写操作l输出OE或RD控制读操作。有效时，芯片内数据输出该控制端对应系统的读控制线l写WE或WR控制写操作。有效时，数据进入芯片中该控制端对应系统的写控制线第17页，本讲稿共71页存储器芯片的工作方式存储器芯片的工作方式操 作 1 X X 无操作 0 0 1RAMCPU操作 0 1 0CPURAM操作 0 0 0非法 0 1 1无操作 第18页，本讲稿共71页4.2.4 典型存储器芯片典型存储器芯片n静态随机存取存储器静态随机存取存储器SRAMSRAM 静态随机存取存储器静态随机存取存储器SRAM的基本存储单元一般由六管静的基本存储单元一般由六管静态存储电路构成，集成度较低，功耗较大
14、，无需刷新电态存储电路构成，集成度较低，功耗较大，无需刷新电路，由于存取速度快，一般用作微机中的高速缓冲存储路，由于存取速度快，一般用作微机中的高速缓冲存储器器。第19页，本讲稿共71页Intel 6264引脚图引脚图1626462646264是一个是一个8K8bit8K8bitCMOSCMOS静态静态RAMRAM芯片，其引脚包含芯片，其引脚包含地址线地址线1313条，数据线条，数据线8 8条，条，2 2个片选端，个片选端，CS1=0CS1=0，CS2=1CS2=1才能选通芯片。一个写允才能选通芯片。一个写允许许WEWE端和一个输出允许端和一个输出允许OEOE端。该芯片功耗低，在未端。该芯片功
15、耗低，在未选中时仅选中时仅10w10w，工作时也，工作时也仅仅15mw15mw，很适合于用电池，很适合于用电池供电的供电的RAMRAM电路。电路。第20页，本讲稿共71页Intel 6264的工作方式的工作方式方式 操 作 0 0 0 非法 不允许WE与OE同时为低电平 0 1 0 读出 从RAM中读出数据 0 0 1 写入 将数据写入RAM中 0 1 1 选中 6264内部I/O三态门均处于高阻 1 未选中 6264内部I/O三态门均处于高阻 第21页，本讲稿共71页62256 32K8的的CMOS静态静态RAM1234567891011121314151617181920212223242
16、5262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC62256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256逻辑图输入LLL高阻HHL输入HLL输出LHL高阻HD7D0OEWECS62256工作表第22页，本讲稿共71页 EPROM芯片Intel 2764n 可擦除可编程只读存储器EPROM内部结构图第23页，本讲稿共71页Intel 2764在在EPROMEPROM芯片的上方，有一圆形石英窗，从而允许紫外芯片的上方，有一圆
17、形石英窗，从而允许紫外线穿过透明的圆形石英窗而照射到半导体芯片上，将线穿过透明的圆形石英窗而照射到半导体芯片上，将它放在紫外线光源下一般照射它放在紫外线光源下一般照射1010分钟左右，分钟左右，EPROMEPROM中的中的内容就被抹掉，即所有浮置栅内容就被抹掉，即所有浮置栅MOSMOS管的漏源处于断开状管的漏源处于断开状态，然后，才能对它进行编程输入态，然后，才能对它进行编程输入 。27642764是是2828脚双列直插式封装，内部采用双译码方式，用于寻脚双列直插式封装，内部采用双译码方式，用于寻址址8KB8KB存储单元，并有输出缓冲器。其中存储单元，并有输出缓冲器。其中A A1212A A0
18、 0是地址线，是地址线，O O7 7O O0 0是是8 8根数据线。根数据线。CECE是片选，是片选，OEOE是输出允许信号，低是输出允许信号，低电平有效。电平有效。第24页，本讲稿共71页27256 27256 32K8 EPROM 32K8 EPROM12345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14VCC27256引脚图A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1
19、D027256逻辑图第25页，本讲稿共71页n闪烁存储器（闪烁存储器（Flash Memory）闪烁存储器也称快速擦写存储器。实际上闪烁存储器属于闪烁存储器也称快速擦写存储器。实际上闪烁存储器属于EEPROM类型，又称类型，又称Flash ROM，性能优于普通，性能优于普通EEPROM。它是它是Intel公司率先推出的存储器。公司率先推出的存储器。在在Pentium机主板上，用机主板上，用128KB或或256KB的的Flash ROM存放存放BIOS，取代了，取代了EPROM和和EEPROM。因此现在称。因此现在称BIOS为为Flash BIOS。特点特点使内部存储信息在不加电的情况下保持使内
20、部存储信息在不加电的情况下保持1010年左右。年左右。可用较快的速度将信息擦除以后重写，反复擦写达几十万次。可用较快的速度将信息擦除以后重写，反复擦写达几十万次。可以实现分块擦除和重写，也可以按字节擦除与重写。可以实现分块擦除和重写，也可以按字节擦除与重写。具有非易失性，可靠性能好，速度快及容量大等许多优点。具有非易失性，可靠性能好，速度快及容量大等许多优点。第26页，本讲稿共71页4.2.5 典型译码芯片典型译码芯片l74LS138 74LS138 3-8 3-8译码器译码器 片选信号：片选信号：G1 G2A G2B=100 C、B、A译码，译码，Y0到到Y7低电平有效低电平有效123456
21、78910111213141516ABCG2AG2BG1Y7GNDY6Y5Y4Y3Y2Y1Y0VCC74LS138引脚图Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138逻辑图第27页，本讲稿共71页74LS138译码器真值表译码器真值表输 入 输 出C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00000111100110011010101011111111011111101111110111111011111101111110111111011111101111111第28页，本讲稿共71页4.2.6 微机中的微机中的内存条内存条计算机中的内存多以计算机中的内存
22、多以DRAM为主，把内存芯片集成为主，把内存芯片集成在一小条印刷电路板上，称为内存条。在一小条印刷电路板上，称为内存条。l内存插槽：主板上用于插入和固定内存条的插槽。内存插槽：主板上用于插入和固定内存条的插槽。l金手指：内存条上与内存插槽之间的连接部件，所金手指：内存条上与内存插槽之间的连接部件，所有的信号都是通过金手指进行传送的。有的信号都是通过金手指进行传送的。金手指内存插槽第29页，本讲稿共71页主板上的内存插槽主板上的内存插槽l内存插槽用于插入内存条，主板所支持的内存的种类和容量由内存插槽决定。168针针SDRAM SIMM插槽插槽184针针DDR DIMM插槽插槽 240针针DDR2
23、 DIMM插槽插槽第30页，本讲稿共71页4.34.3微型计算机中存储器的系统组成微型计算机中存储器的系统组成l这是本章的重点内容lSRAM、EPROM与CPU的连接l译码方法同样适合I/O端口第31页，本讲稿共71页4.3.1 存储器芯片与存储器芯片与CPU连接连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线第32页，本讲稿共71页存储芯片数据线的处理存储芯片数据线的处理若芯片的数据线正好若芯片的数据线正好8根：根：一次可从芯片中访问到一次可从芯片中访问到8位数据位数据全部数据线与系统的全部数据
24、线与系统的8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根：根：一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据位数据利用多个芯片扩充数据位利用多个芯片扩充数据位简称简称“位扩充位扩充”第33页，本讲稿共71页位扩充2114（1）A9A0I/O4I/O1片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECEl多多个个位位扩扩充充的的存存储储芯芯片片的的数数据据线线连连接于系统数据总线的不同位数接于系统数据总线的不同位数l其它连接都一样其它连接都一样l这些芯片应被看作是一个整体这些芯片应被看作是一个整体第34页，本讲稿共71页存储芯片地址线的
25、连接存储芯片地址线的连接芯片的地址线通常应全部与系统的低位地址总线相连芯片的地址线通常应全部与系统的低位地址总线相连寻址时，这部分地址的译码是在存储芯片内完成的，称为寻址时，这部分地址的译码是在存储芯片内完成的，称为“片内译码片内译码”000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范围（16进制）A9A0第35页，本讲稿共71页存储芯片片选端的译码存储芯片片选端的译码由于存储器芯片的容量是有限的，微机中存储由于存储器芯片的容量是有限的，微机中存储器的总容量一般远大于单个存储器芯片的容量，器的总容量一般远大于单个存储器芯片的容量，因此，存
26、储器往往由多片存储器芯片组成。因此，存储器往往由多片存储器芯片组成。在在CPU与存储器芯片之间必须设有片选择译码与存储器芯片之间必须设有片选择译码电路，一般由电路，一般由CPU的高位地址译码产生片选，的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以而低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址提供存储芯片内部的行、列地址。第36页，本讲稿共71页存储芯片片选端的译码存储芯片片选端的译码存储系统常需利用多个存储芯片扩充容量，也存储系统常需利用多个存储芯片扩充容量，也就是扩充了存储器地址范围就是扩充了存储器地址范围进行进行“地址扩充地址扩充”，需要利用存储芯片
27、的片选，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相连来实现与系统的高位地址线相连来实现这种扩充简称为这种扩充简称为“地址扩充地址扩充”或或“字扩充字扩充”第37页，本讲稿共71页地址扩充（字扩充）片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000第38页，本讲稿共71页4.3.2 8086微机存储器系统微机存储器系统l8086存储器空间存储器空间8086系统有系统有20根地址
28、线，根地址线，16根数据线，寻址空间为根数据线，寻址空间为1MB8086CPU的存储器组织采用的存储器组织采用2体结构，把体结构，把1MB存储器分为存储器分为2个个512KB的存储体，即分为偶地址体与奇地址体（简称偶体和的存储体，即分为偶地址体与奇地址体（简称偶体和奇体）各奇体）各512KB，仅当，仅当A0=0时，访问偶体中一个字节；仅当时，访问偶体中一个字节；仅当BHE=0时，访问奇体中一个字节，当二者均为时，访问奇体中一个字节，当二者均为0时，访问偶时，访问偶地址起始的一个字。地址起始的一个字。偶地址数据由数据线低偶地址数据由数据线低8位传送位传送奇地址数据由数据线高奇地址数据由数据线高8
29、位传送位传送奇、偶地址数据存取分别由奇、偶地址数据存取分别由BHE和和A0控制控制(见下表见下表)第39页，本讲稿共71页8086存储器空间存储器空间BHEA0操作所用总线00从偶地址读/写一个字D15D010从偶地址读/写一个字节D7D001从奇地址读/写一个字节D15D8MEMRMEMWM/IORDWR存储器读命令存储器写命令存储器连接的控制信号第40页，本讲稿共71页l8086系统存储器连接举例系统存储器连接举例例：由例：由2 2片片6225662256（32K32K8 RAM8 RAM）组成）组成6464K K8 RAM8 RAM的的80868086微机存微机存储器系统，试给出硬件电路
30、连接图。储器系统，试给出硬件电路连接图。（1 1）控制奇偶片的写使能）控制奇偶片的写使能 WE WE地址信号地址信号A0A0A19A19和和BHEBHE是是8086 8086 CPUCPU经锁存器经锁存器82828282或或7474LSLS373373锁存后产生的信号锁存后产生的信号数据总线数据总线D0D0D15D15是是8086 8086 CPUCPU的的AD0AD0AD15AD15经经82868286或或7474LS245LS245缓冲后产生的信号缓冲后产生的信号MEMRMEMR和和MEMWMEMW在最小模式下由在最小模式下由8086 8086 CPUCPU的的M/IOM/IO和和RDRD
31、、WRWR信号产生，在最大模式下由信号产生，在最大模式下由82888288产生。产生。第41页，本讲稿共71页8086系统存储器连接举例系统存储器连接举例IC0为偶地址存储器，其数据由数据总线低8位传送。IC1为奇地址存储器，其数据由数据总线高8位传送。由A0和BHE控制写信号实现奇偶地址写操作。A16A19由74LS138译码选中存储器三种情况mov 2000h,al ；从偶地址开始写一个字节mov 2000h,ax ；从偶地址开始写一个字mov 2001h,ax ；从奇地址开始写一个字IC0（偶）IC1（奇）A19 A18 A17 A160 0 0 0 X X0 0 0 0 X X范 围0
32、00000FFFFH000000FFFFH地址分配 A15A0第42页，本讲稿共71页控制奇偶写的存储器连接电路图控制奇偶写的存储器连接电路图第43页，本讲稿共71页（2 2）控制奇偶片选）控制奇偶片选CSCS的存储器连接电路图的存储器连接电路图第44页，本讲稿共71页4.3.3 4.3.3 存储器空间的使用存储器空间的使用l全译码全译码采用全地址译码方式，计算机的全部地址空间采用全地址译码方式，计算机的全部地址空间都可以使用。都可以使用。例：用例：用2片片62256（32K8 RAM）和）和2片片27256（32K8 EPROM）组成）组成8086微机存储微机存储器系统。要求器系统。要求EP
33、ROM的起始地址为的起始地址为F0000H，RAM的起始地址为的起始地址为00000H，使用全地址译码使用全地址译码方式方式，试画出计算机的存储器连接图，并写出，试画出计算机的存储器连接图，并写出地址范围。地址范围。第45页，本讲稿共71页A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A
34、5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D02725627256IC2IC3ABY0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBAVcc74LS138Y0Y1
35、Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138全译码存储器连接图第46页，本讲稿共71页说明说明A19A18A17A16范 围IC0（偶）IC1（奇）0 0 0 00 0 0 0000000FFFFH000000FFFFH地址分配A15A0IC2（偶）IC3（奇）1 1 1 11 1 1 1F0000FFFFFHF0000FFFFFHX XX XX XX X用2片74LS138（3-8译码器）对8086计算机系统的高4位地址进行译码，译出16个存储区域。由A0和BHE与MEMW信号组合产生写选通。第47页，本讲稿共71页l部分译码部分译码l小系统中一般存储器的容量仅是小系统中一般
36、存储器的容量仅是CPU寻址空间的一部寻址空间的一部分，这时可采用部分译码电路分，这时可采用部分译码电路例：用例：用2片片62256（32K8RAM）组成一个）组成一个64KB存储器。存储器。译码器译码：译码器译码：IC0和和IC1地址为地址为000000FFFFH和和800008FFFFH 地址有重叠地址有重叠第48页，本讲稿共71页部分译码存储器连接图部分译码存储器连接图第49页，本讲稿共71页l线译码线译码IC0和IC1地址范围为8个互相重叠区 000000FFFF 200002FFFF 400004FFFF 600006FFFF 800008FFFF A0000AFFFF C0000CF
37、FFF E0000EFFFF第50页，本讲稿共71页线译码存储器连接图线译码存储器连接图第51页，本讲稿共71页4.4 Pentium4.4 Pentium的虚拟存储机制和两极存储管理的虚拟存储机制和两极存储管理l虚拟存储技术：建立虚拟存储器虚拟存储器是程序使用的逻辑存储空间，比物理存储器大得多，对应地址叫虚拟地址（逻辑地址）程序运行时，CPU用虚拟地址访问主存段式虚拟存储和页式虚拟存储l段式虚拟存储每段长度不固定，按程序模块划分为段优点：段和程序模块相对应，易于管理和维护缺点：分配不便，造成碎片l页式虚拟存储页面大小固定，4KB或4MB,一般取为4KB页面的起点和终点固定优点：存储器充分利用
38、缺点：不便于和模块化程序衔接第52页，本讲稿共71页逻辑地址，线性地址和物理地址逻辑地址，线性地址和物理地址逻辑地址：程序员所看到的地址，也叫虚拟地址逻辑地址：程序员所看到的地址，也叫虚拟地址完整的逻辑地址完整的逻辑地址4848位，包括位，包括1616位的选择子和位的选择子和3232位的偏移量位的偏移量选择子对应段基址，指向一个段空间；偏移量指向段中的一个字节选择子对应段基址，指向一个段空间；偏移量指向段中的一个字节线性地址：由选择子和偏移量转换而成线性地址：由选择子和偏移量转换而成段基址由段选择子所指的段基址由段选择子所指的6464位段描述符得到位段描述符得到物理地址：和芯片引脚上的地址信号
39、相对应。物理地址：和芯片引脚上的地址信号相对应。第53页，本讲稿共71页分段地址转换分段地址转换利用利用GDTRGDTR与与LDTRLDTR分别访问分别访问GDTGDT与与LDTLDT 4848位的全局描述符表寄存器包括位的全局描述符表寄存器包括3232位全局位全局描述符表的基地址和描述符表的基地址和1616位的表界限，位的表界限，GDTGDT的长的长度不超过度不超过64KB64KB。在保护模式下，。在保护模式下，PentiumPentium支持支持多任务的运行，如果某一任务要访问多任务的运行，如果某一任务要访问GDTGDT时，时，则以则以GDTRGDTR中中3232位基地址作为全局描述符表的
40、基位基地址作为全局描述符表的基地址，再由每个任务选择符的高地址，再由每个任务选择符的高1313位左移位左移3 3位位后作为后作为GDTGDT的偏移地址，指向所要访问的的偏移地址，指向所要访问的8 8字节字节的描述符。的描述符。第54页，本讲稿共71页每个任务有各自的代码段每个任务有各自的代码段CSCS、数据段、数据段DSDS、还可、还可能有附加的数据段能有附加的数据段ESES、FSFS、GSGS以及堆栈段等，以及堆栈段等，每个段有一个每个段有一个6464位的段描述符，各个任务组成位的段描述符，各个任务组成了自己的局部描述符表了自己的局部描述符表LDTLDT，因此，在内存中，因此，在内存中有多个
41、有多个LDTLDT。各任务公用的代码段、数据段的段描述符以及各任务公用的代码段、数据段的段描述符以及任务状态段任务状态段TSSTSS等系统段的描述符组成了全局等系统段的描述符组成了全局描述符表描述符表GDTGDT，内存中只有一个，内存中只有一个GDTGDT。第55页，本讲稿共71页当前任务访问当前任务访问LDTLDT时，由时，由LDTRLDTR中对应的中对应的6464位描述符高速缓位描述符高速缓存器中存器中3232位基地址作为位基地址作为LDTLDT的基地址，再由段选择符的高的基地址，再由段选择符的高1313位左移位左移3 3位后作为位后作为LDTLDT的偏移地址，指向所要访问的的偏移地址，指
42、向所要访问的8 8字字节的段描述符。节的段描述符。当任务发生切换时，由当任务发生切换时，由LDTRLDTR中选择符的高中选择符的高1313位左移三位位左移三位后，作为后，作为GDTGDT中的偏移地址，在中的偏移地址，在GDTGDT中取出该任务的中取出该任务的LDTLDT描描述符，并装入到述符，并装入到LDTLDT对应的描述符高速缓存器，于是在对应的描述符高速缓存器，于是在LDTRLDTR中的高速缓存器中，存入了当前中的高速缓存器中，存入了当前LDTLDT的基地址，表界的基地址，表界限以及属性等。限以及属性等。第56页，本讲稿共71页由由LDTRLDTR由访问由访问LDTLDT第57页，本讲稿共
43、71页由由GDTRGDTR访问访问GDTGDT第58页，本讲稿共71页在在LDTLDT中查到的描述符，其中查到的描述符，其3232位基地址如果只位基地址如果只分段不分页的话，此分段不分页的话，此3232位基地址加上指令中的位基地址加上指令中的3232位偏移量，就求得位偏移量，就求得3232位的物理地址。位的物理地址。在在GDTGDT中查到的描述符，其中查到的描述符，其3232位基地址表示当位基地址表示当前前LDTLDT的基地址，该描述符一定会由硬件自动的基地址，该描述符一定会由硬件自动存入高速缓存器中。存入高速缓存器中。第59页，本讲稿共71页分段地址转换过程图分段地址转换过程图第60页，本讲
44、稿共71页分段地址转换过程图说明分段地址转换过程图说明根据段寄存器即段选择符中根据段寄存器即段选择符中b b2 2位位TITI，确定访问当前，确定访问当前LDTLDT（TI=1TI=1）或）或GDTGDT（TI=0TI=0）。如果访问）。如果访问LDTLDT，将，将1313位索引值位索引值左移左移3 3位后，作为位后，作为LDTLDT基地址的偏移量，指向基地址的偏移量，指向8B8B的段描述符，的段描述符，段描述符中的段描述符中的3232位基地址加上指令中的位基地址加上指令中的3232位偏移量成为位偏移量成为3232位线性地址，如果不分页只分段，结果为该机器指令所寻位线性地址，如果不分页只分段，
45、结果为该机器指令所寻址的物理地址，如果还需要分页，此线性地址分为三段，址的物理地址，如果还需要分页，此线性地址分为三段，即页目录（号）、页面（号）和偏移量。如果即页目录（号）、页面（号）和偏移量。如果TI=0TI=0，则访，则访问问GDTGDT，与前述相同。，与前述相同。第61页，本讲稿共71页分页地址转换分页地址转换l页的大小固定页的大小固定l页面可调节，通过页面可调节，通过CR4CR4的的PSEPSE来选择来选择l如果只有分段，一个文件一旦被用到，需全部如果只有分段，一个文件一旦被用到，需全部装入内存；分页机制可使某些页面在内存，某装入内存；分页机制可使某些页面在内存，某些在磁盘些在磁盘l
46、分页功能涉及两个表：页组目录项表和页表分页功能涉及两个表：页组目录项表和页表多个页面构成一组多个页面构成一组第62页，本讲稿共71页4KB4KB分页方式分页方式4KB4KB分页方式采用两级分页方式，第一级有一个分页方式采用两级分页方式，第一级有一个4KB4KB的页目录表，可存放的页目录表，可存放10241024个页目录项，称之为高级管理，第二级有一个个页目录项，称之为高级管理，第二级有一个4KB4KB的页表，可以存放的页表，可以存放10241024个页表项，称之为低级管理。个页表项，称之为低级管理。页目录项与页表项均为页目录项与页表项均为3232位（位（4 4字节）。字节）。第63页，本讲稿共
47、71页页目录项与页表项页目录项与页表项P，存在位，存在位 P=1表示该页表表示该页表/页存在于主存储器中，页存在于主存储器中，P=0，表示不存在。，表示不存在。A，访问位，访问位 表示该目录项或页表项所对应的页面是否在近期被访问表示该目录项或页表项所对应的页面是否在近期被访问过。当过。当A=1时表示近期被访问过，过一段时间后由操作系统清除为时表示近期被访问过，过一段时间后由操作系统清除为0，当页面调度程序需要调出一些页面时，通过检查，当页面调度程序需要调出一些页面时，通过检查A位状态，就可位状态，就可以知道各页的使用情况，并根据调度算法确定调出哪些页。以知道各页的使用情况，并根据调度算法确定调
48、出哪些页。D，写标志位，写标志位 仅页表项中的仅页表项中的D位有意义。当页表项所涉及到的页位有意义。当页表项所涉及到的页面被改写过，面被改写过，D位由硬件置成位由硬件置成1，一直保持为，一直保持为1状态，直到该页被状态，直到该页被调出内存。当调度程序要调出此页时，首先检查调出内存。当调度程序要调出此页时，首先检查D标志，若标志，若D=1，则把内存中的此页拷贝回外存相应位置，以刷新外存上的本页，则把内存中的此页拷贝回外存相应位置，以刷新外存上的本页内容。若内容。若D=0，表示此页没有被改写，调度程序不必将它拷贝回，表示此页没有被改写，调度程序不必将它拷贝回外存，只是简单地丢弃本页内容，因而外存，
49、只是简单地丢弃本页内容，因而D位也被称之为位也被称之为“脏位脏位”。第64页，本讲稿共71页AVL,保留位保留位 供操作系统记录页的使用情况供操作系统记录页的使用情况 U/S，用户，用户/系统位系统位 如为如为0，则该页为系统级页面，为，则该页为系统级页面，为1，为用户级页面为用户级页面 R/W，读，读/写写。为。为0，只读；为，只读；为1，可读，可读/写。写。U/S与与R/W结合起来，实现页保护。结合起来，实现页保护。PWT，透明写位，透明写位 用于片外用于片外Cache的写控制，的写控制，PWT=1时，时，片外片外Cache采用通写法，采用通写法，PWT=0时，片外时，片外cache使用回
50、写使用回写法。法。PCD，页，页Cache禁止位禁止位 用于对分页高速缓冲存储器的控用于对分页高速缓冲存储器的控制。若制。若PCD=1时，时，CPU内部内部Cache被禁用。被禁用。第65页，本讲稿共71页Pentium 4KBPentium 4KB分页方式地址转换图分页方式地址转换图第66页，本讲稿共71页 例例 假设线性地址是假设线性地址是01235674H01235674H，CR3=00000000HCR3=00000000H 解：解：1.1.取线性地址的高取线性地址的高1010位作为页目录（号），求得位作为页目录（号），求得0000 0001 00B0000 0001 00B，乘以，乘