《dsp技术及应用课后习题答案.docx》由会员分享，可在线阅读，更多相关《dsp技术及应用课后习题答案.docx（7页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、dsp技术及应用课后习题答案 dsp技术及应用介绍了DSP技术的发展、现状及应用，并以TMS320C54x系列DSP为描述对象，介绍了硬件结构、指令系统、汇编语言程序设计方法等学问，最终具体介绍了典型DSP应用系统的设计和实现方法。以下是我为大家整理举荐关于dsp技术及应用课后习题以及答案，一起来学习吧。 dsp技术及应用第一章：简述典型实时数字信号处理系统组成部分。 答：包括：抗混叠滤波器(Anti-aliasing filter)、模数转换器ADC(Analog-to-Digital Converter)、数字信号处理、数模转换器DAC(Digital-to-Analog Converte
2、r)和抗镜像滤波器(Anti-image filter) 。 2.简述X86处理器完成实时数字信号处理的优缺点。 答：利用X86处理器完成实时数字信号处理。特点是处理器选择范围宽，主板及外设资源丰富，有多种操作系统可供选择，开发、调试较为便利;缺点是数字信号处理实力不强，硬件组成较为困难，系统体积、重量较大，功耗较高，抗环境影响实力较弱。 3.简述数字信号处理器的主要特点。 答：(1)存储器采纳哈佛或者改进的哈佛结构;(2)内部采纳了多级流水;(3)具有硬件乘法累加单元;(4)可以实现零开销循环;(5)采纳了特别的寻址方式;(6)高效的特别指令;(7)具有丰富的片内外设。 4.给出存储器的两种
3、主要结构，并分析其区分。 答：存储器结构分为两大类：冯·诺依曼结构和哈佛结构。冯·诺依曼结构的特点是只有一个存储器空间、一套地址总线和一套数据总线;指令、数据都存放在这个存储器空间中，统一安排地址，所以处理器必需分时访问程序和数据空间。哈佛结构程序存储器空间和数据存储器空间分开，具有多套地址、数据总线，哈佛结构是并行体系结构，程序和数据存于不同的存储器空间，每个存储器空间独立编址、独立访问。 5.简述选择数字信号处理器所须要考虑的因素。 答：应考虑运算速度、算法格式和数据宽度、存储器类型、功耗和开发工具。经济法课后习题答案6.给出数字信号处理器的运算速度指标，并给出
4、其详细含义。 答：常见的运算速度指标有如下几种： (1) 指令周期：执行一条指令所需的最短时间，数值等于主频的倒数;指令周期通 常以ns(纳秒)为单位。例如，运行在200MHz的TMS320VC5510的指令周期为5ns。 (2) MIPS：每秒百万条指令数。 (3) MOPS：每秒百万次操作数。 (4) MFLOPS：每秒百万次浮点操作数。 (5) BOPS：每秒十亿次操作数。 (6) MAC时间：一次乘法累加操作花费的时间。大部分DSP芯片可在一个指令周 期内完成MAC操作; (7) FFT执行时间：完成N点FFT所需的时间。FFT运算是数字信号处理中的典型 算法而且应用很广，因此该指标常
5、用于衡量DSP芯片的运算实力。 dsp技术及应用其次章 1.TMS320C55x DSP 有哪些特征和优点?(表2-2) 答：一个 32位 x 16位指令缓冲队列：缓冲变长指令并完成有效的块重复操作; 两个17位x17位的乘法累加器：在一个单周期执行双乘法累加操作; 一个40位算术逻辑单元(ALU)：实现高精度算术和逻辑操作; 一个40位桶形移位寄存器：能够将一个40位的计算结果最高向左移31位或向右移32位; 一个16位算术逻辑单元(ALU)：对主ALU并行完成简洁的算术操作; 4个40位的累加器：保留计算结果，削减对存储单元的访问; 12条独立总线，其中包括3条读数据总线、2条写数据总线、
6、5条数据地址总线、1条读程序总线、1条程序地址总线：为各种计算单元并行地供应将要处理的指令和操作数——利用C55x的并行机制的优点; 用户可配置IDLE域：改进了低功耗电源管理的敏捷性。 2.TMS320C55x DSP 的内部结构由哪几部分组成?(图2-1) 答：C55x有一条32位的程序数据总线(PB)，5条16位数据总线(BB、CB、DB、EB、FB)和1条24位的程序地址总线及5条23位的数据地址总线，这些总线分别与CPU相连。总线通过存储器接口单元(M)与外部程序总线和数据总线相连，实现CPU对外部存储器的访问;指令缓冲单元(I)、程序流程单元(P)、地址流程
7、单元(A)和数据计算单元(D);以及存储器接口单元(M)。 3.简述指令缓冲单元(I)、程序流程单元(P)、地址流程单元(A)和数据计算单元(D)的组成和功能? 答：C55x的指令缓冲单元由指令缓冲队列IBQ(Instruction Buffer Queue)和指令译码器组成。在每个CPU周期内，I单元将从读程序数据总线接收的4B程序代码放入指令缓冲队列，指令译码器从队列中取6B程序代码，依据指令的长度可对8位、16位、24位、32位和48位的变长指令进行译码，然后把译码数据送入P单元、A单元和D单元去执行。 程序流程单元由程序地址产生电路和寄存器组构成。程序流程单元产生全部程序空间的地址，并
8、限制指令的读取依次。 地址流程单元包括数据地址产生电路、算术逻辑电路和寄存器组构成。数据地址产生电路(DAGEN)能够接收来自I单元的马上数和来自A单元的寄存器产生读取数据空间的地址。对于运用间接寻址模式的指令，由P单元向DAGEN说明采纳的寻址模式。 数据计算单元由移位器、算术逻辑电路、乘法累加器和寄存器组构成。D单元包含了CPU的主要运算部件。D单元移位器能够接收来自I单元的马上数，能够与存储器、I/O空间、A单元寄存器、D单元寄存器和P单元寄存器进行双向通信，此外，还可以向D单元的ALU和A单元的ALU供应移位后的数据。 4.TMS320C55x DSP 的流水线操作包括多少个阶段?每一
9、阶段完成什么操作? 答：两个。第一阶段是取流水线，即从内存中取出32位的指令包，放入指令缓冲队(IBQ)中，然后为流水线的其次阶段供应48位的指令包。其次阶段是指执行流水线，这部分的功能是对指令进行解码，完成数据的存取和计算。 5.TMS320C55x DSP有哪些片上外设? 答：两个20位的定时器。一个看门狗定时器。6通道干脆存储器存取限制器(DMA)。 外部存储器接口(EMIF)。三个串口支持最多三个多通道缓冲串口(McBSP)或最多两个多媒体/平安数字卡接口。增加型主机接口(EHPI)是一个16位的并行接口。可编程锁相环(DPLL)时钟发生器。USB全速(12Mbps)从端口。I2C主从
10、接口。一个实时时钟。 6.TMS320C55x 的寻址空间是多少?当CPU访问程序空间和数据空间时，运用的地址是多少位的? 答：C55x的寻址空间为16MB，当CPU从程序空间读取程序代码时，运用24位地址，当访问数据空间时，运用23位的地址。但是在访问数据空间时，将23位地址左移一位，并将地址总线上的最低有效位(LSB)置0，使得在对数据空间或程序空间寻址时，地址总线都传送24位地址。 7.符合IEEE1149.1标准的测试/仿真接口的引脚有哪几个? 答：TCK引脚、TDI引脚、TDI引脚、TMS、TRST、EMU0、EMU1/OFF本文来源：网络收集与整理，如有侵权，请联系作者删除，谢谢！第7页 共7页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页第 7 页 共 7 页