《数字电子技术基础4cqnd.pptx》由会员分享，可在线阅读，更多相关《数字电子技术基础4cqnd.pptx（70页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第三章第三章 触发器触发器触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。触发器的现态和次态 触发器接收输入信号之前的状态叫做现态，用Qn表示。触发器接收输入信号之后的状态叫做次态，用Qn+1表示。现态和次态是两个相邻离散时间里触发器输出端的状态。触发器的分类：根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器。4.1.1 基本基本RS触发器触发器一、电路组成和逻辑符
2、号信号输入端，信号输入端，低电平有效。低电平有效。信号输出端，Q=0、Q=1的状态称0状态，Q=1、Q=0的状态称1状态，二、工作原理R SQ10010 10R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。0110R SQ0 10R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。1 0111R=1、S
3、=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。R SQ0 101 011 1不变100011R SQ0 101 011 1不变0 0不定R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。特性表（真值表）现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。次态：触发器接收输入信号之后所处的新的稳定状态。次态Qn+1的卡诺图特性方程触发器的特性方
4、程就是触发器次态Qn+1与输入及现态Qn之间的逻辑关系式约束项状态图状态图描述触发器的状态转换关系及转换条件的图形称为状态图011/1/10/01/当触发器处在0状态，即Qn=0时，若输入信号 01或11，触发器仍为0状态；RS当触发器处在1状态，即Qn=1时，若输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。RS/波形图波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图RSQQ置1置0置1置1置1保持不允许状态不定集成基本集成基本RS触发器触发器EN1时工作EN0时禁止1S3S4.1.2 用或非门组成的基
5、本RS触发器 基本RS触发器的主要特点 无论是由与非门还是或非门构成的基本RS触发器，其优、缺点并无区别。1主要优点结构简单，只要把两个与非门或者或非门交叉连接起来即可，是触发器的基础结构形式。具有置0、置1和保持功能，其特性方程为 2存在问题 电平直接控制，即在输入信号存在期间，其电平直接控制着触发器输出端的状态。会导致电路抗干扰能力下降。R、S之间有约束。在由与非门构成的基本RS触发器中，当违反约束条件即R=S=1时，Q端和Q端都将为高电平；在由或非门构成的电路中，会出现Q端和Q端均为低电平的情况。而且同时撤消输入信号会出现状态不定的现象。这个缺点某些场合限制了基本RS触发器的使用。4.2
6、 同步触发器同步触发器4.2.1 同步RS触发器RSCP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本RS触发器相同。特性表特性方程CP=1期间有效期间有效主要特点波形图（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。不变不变不变不变不变不变置1置0置1置0不变同步RS触发器在违反约束条件时的波形图4.2.2同步D触发器（D锁存器）CP=1期间有效期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触
7、发器的特性方程：状态图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。集成同步D触发器CP1、2CP3、4POL1时，CP1有效，锁存的内容是CP下降沿时刻D的值；POL0时，CP0有效，锁存的内容是CP上升沿时刻D的值。4.3 主从触发器主从触发器4.3.1 主从RS触发器工作原理（1）接收输入信号过程CP=1期间：主触发器控制门G7、G8打开，接收输入信号R、S，有：从触发器控制门G3、G4封锁，从触发器状态保持不变。1 10 00 01 1（2）输出信号过程CP下降沿到来时，主触发器控制门G7、G8封锁，在CP=1期间接收的内容
8、被存储起来。同时，从触发器控制门G3、G4被打开，主触发器将其接收的内容送入从触发器，输出端随之改变状态。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值也不会改变。CP下降沿到来时有效特性方程逻辑符号电路特点 主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。带异步输入端的主从RS触发器异步置1：当 低有效时，直接作用于G1门使从触发器Q=1、Q=0。同时此信号还作用于G5和G8门使主触发器QM=1、QM=0。
9、此时不论CP是否为1，都会使主、从触发器同时置1。异步置0：当 低有效时，直接作用于G2门使从触发器Q=0、Q=1。同时此信号还作用于G6和G7门使主触发器QM=0、QM=1。此时不论CP是否为1，都会使主、从触发器同时置0。4.3.2 主从JK触发器代入主从RS触发器的特性方程，即可得到主从JK触发器的特性方程：将主从JK触发器没有约束。特性表时序图JK=00时不变JK=01时置0JK=10时置1JK=11时翻转电路特点逻辑符号主从JK触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。输入信号J、K之间没有约束。但存在一
10、次变化问题。带清零端和预置端的主从JK触发器RD=0，直接置001111001SD=0，直接置110001111带清零端和预置端的主从JK触发器的逻辑符号集成主从JK触发器低电平有效低电平有效CP下降沿触发与输入主从JK触发器的逻辑符号 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。4.4 边沿触发器边沿触发器4.4.1 边沿D触发器工作原理（1）CP0时，门G7、G8被封锁，门G3、G4打开，从触
11、发器的状态取决于主触发器Q=Qm、Q=Qm，输入信号D不起作用。（2）CP1时，门G7、G8打开，门G3、G4被封锁，从触发器状态不变，主触发器的状态跟随输入信号D的变化而变化，即在CP1期间始终都有Qm=D。下降沿时刻有效（3）CP下降沿到来时，封锁门G7、G8，打开门G3、G4，主触发器锁存CP下降时刻D的值，即Qm=D，随后将该值送入从触发器，使Q=D、Q=D。（4）CP下降沿过后，主触发器锁存的CP下降沿时刻的D值被保存下来，而从触发器的状态也将等于此刻的D值。综上所述，边沿D触发器的特性方程为：逻辑符号集成边沿D触发器注意注意注意注意：CC4013的异步输入端RD和SD为高电平有效。
12、CP上升沿触发74LS74功能表2、边沿JK触发器CP下降沿时刻有效边沿JK触发器的逻辑符号边沿JK触发器的特点边沿触发，无一次变化问题。功能齐全，使用方便灵活。抗干扰能力极强，工作速度很高。集成边沿JK触发器74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注注意意74LS112特性表 主要特点时钟脉冲边沿控制。在CP上升沿或下降沿瞬间，加在J端和K端的信号才会被接收，也称为边沿触发。抗干扰能力极强，工作速度很高。因为只要在CP触发沿瞬间，J、K的值是稳定的，触发器就能够可靠地更新状态，在其他时间里，J、K的变化不起作用。没有约束问题存在。功
13、能齐全，使用灵活方便。在CP边沿控制下，根据J、K取值的不同，边沿JK触发器具有保持、置0、置1、翻转四种功能，对于触发器来说，它是一种全功能型的电路。4.5时钟触发器的功能分类及转换4.5.1 触发器功能分类一、RS触发器定义：在CP脉冲作用下，可通过对R、S的不同取值来实现置0、置1和保持功能的触发器，称为RS触发器。特性方程CP下降沿有效下降沿有效二、JK触发器定义：在CP脉冲作用下，可通过对J、K的不同取值来实现置0、置1、翻转和保持功能的触发器，称为JK触发器。特性方程三、D触发器定义：在CP脉冲作用下，具有置0、置1功能的触发器，称为D触发器。特性方程CP上升沿有效上升沿有效CPD
14、Qn+10Qn100111特性表四、T触发器定义：在CP脉冲作用下，根据T端输入的状态使触发器具有翻转和保持功能的触发器，称为T触发器。（相当于JK触发器的JK端连在一起）T=0时，保持 T=1时，翻转特性方程CP下降沿有效下降沿有效五、T触发器定义：在CP脉冲作用下，每来一次CP脉冲触发器翻转一次的触发器，称为T触发器。（相当于T触发器的T端恒为1）CP下降沿有效下降沿有效4.5.2 不同类型触发器之间的转换不同类型触发器之间的转换1、JK触发器D触发器利用D触发器的特性方程，并进行变换，使之形式与JK触发器的特性方程一致：与JK触发器的特性方程比较，得：电路图2、JK触发器T触发器 在数字
15、电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T0时能保持状态不变，T1时一定翻转的电路，都称为T触发器。特性表逻辑符号T触发器特性方程：与JK触发器的特性方程比较，得：电路图状态图时序图3、JK触发器T触发器 在数字电路中，凡每来一个时钟脉冲就翻转一次的电路，都称为T触发器。特性表逻辑符号T触发器特性方程：与JK触发器的特性方程比较，得：电路图4、JK触发器RS触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：约束项比较，得：电路图将D触发器转换为JK、T和T触发器1、D触发器JK触发器JK的特性方程2、D触发器T
16、触发器T的特性方程3、D触发器T触发器T的特性方程4.6触发器逻辑功能表示方法及转换触发器逻辑功能表示方法及转换 触发器的逻辑功能表示方法有：特性表、卡诺图、特性方程、状态图和时序图。（一）状态图1、D触发器的状态图D/触发条件图中有0和1的圆圈代表触发器的两个状态，箭头代表状态转换方向，在箭头线旁斜线左方标注的是输入信号的值，即转换条件。2、JK触发器的状态图JK/当JK时JK=00 保持JK=11 翻转（二）时序图 反映时钟CP、输入信号波形和触发器输出波形的时间关系的图形，叫时序图。1.D触发器的时序图2.JK触发器时序图当JK时JK=00 保持 JK=11 翻转4.6.3 触发器逻辑功
17、能表示方法的转换一、特性表 卡诺图、状态图、特性方程的转换 JK特性表卡诺图特性方程状态图三、由时序图到特性表，卡诺图、特性方程、状态图的转换例：根据时序图做出Qn+1的次态卡诺图，得到逻辑式根据次态卡诺图得到特性方程和特性表触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。触发器的特性方程是表示其逻辑功能的重要逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻
18、辑功能的触发器的特性方程为：RS触发器：Qn+1=S+RQn，其约束条件为：RS0JK触发器：Qn+1=JQn+KQnD触发器：Qn+1=DT触发器：Qn+1=TQn+TQnT触发器：Qn+1=Qn同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可以构成具有不同功能的各种类型触发器。本章结束本章结束谢谢观看/欢迎下载BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES.BY FAITH I BY FAITH