门电路及使用注意事项.pptx
《门电路及使用注意事项.pptx》由会员分享,可在线阅读,更多相关《门电路及使用注意事项.pptx(23页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、课堂讨论:高阻态的含义;OC门和TTL三态门的应用。现代教学方法与手段:投影 PowerPoint复习(提问):与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。第1页/共23页获得高、低电平的基本方法:利用半导体开关元件的导通、截止(即开、关)两种工作状态。逻辑0和1:电子电路中用高、低电平来表示。逻辑门电路:用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门(反相器)、与非门、或非门、与或非门和异或门等。门电路第2页/共23页1 1、二极管与门二极管与门Y=AB第3页/共23页2 2、二极管或门二极管或门Y=A+B第4页/共23页3.三极管非门电路4.组合
2、门电路第5页/共23页5.TTL与非门 了解工作原理,掌握主要外部特性和参数。演示第6页/共23页1)电压传输特性工作区:AB段(截止区)UI1.5V UO=UOL线性区:BC段 0.6VUI1.3V UI UO转折区:CD段 1.3VUI1.5V UI UO2)关门电平、开门电平和阀值电压(1)关门电平:在保证输出为标准高电平(3V)时允许输入低电平的最大值,用UOFF表示。UOFF约为1.0V。当UIUON时,与非门才开通,输出低电平。(3)阀值电压:电压传输特性转折区中点对应的输入电压。又称为门槛电压。第7页/共23页3 3)噪声容限:把不会破坏与非门的输出逻辑状态所允许的最大干扰电压值
3、。噪声容限越大,说明抗干扰能力越强。低电平噪声容限VNL:VNL=VOFF VILmax高电平噪声容限VNH:VNH=VIHmin-VON 4)扇出系数 带同类门的个数。表示门电路的负载能力。对于典型电路,扇出系数8。5)传输延迟时间 输出电压由高电平变为低电平的传输延迟时间称为导通传输延迟时间,记做tPHL;输出电压由低电平变为高电平的传输延迟时间称为截止传输延迟时间,记做tPLH。定义与非门的传输延迟时间为tPLH 和tPHL 的算术平均值,记做tpd。tpd 的典型值一般为1020ns。第8页/共23页74LS00内含4个2输入与非门,74LS20内含2个4输入与非门。第9页/共23页A
4、=0时,T2、T5截止,T3、T4导通,Y=1。A=1时,T2、T5导通,T3、T4截止,Y=0。TTL非门第10页/共23页A、B中只要有一个为1,即高电平,如A1,则iB1就会经过T1集电结流入T2基极,使T2、T5饱和导通,输出为低电平,即Y0。AB0时,iB1、iB1均分别流入T1、T1发射极,使T2、T2、T5均截止,T3、T4导通,输出为高电平,即Y1。TTL或非门第11页/共23页A和B都为高电平(T2导通)、或C和D都为高电平(T2导通)时,T5饱和导通、T4截止,输出Y=0。A和B不全为高电平、并且C和D也不全为高电平(T2和T2同时截止)时,T5截止、T4饱和导通,输出Y=
5、1。TTL与或非门第12页/共23页6.集电极开路与非门(OC门)问题的提出:为解决一般TTL与非门不能线与而设计的。A、B不全为1时,uB1=1V,T2、T3截止,F=1。接入外接电阻R后:A、B全为1时,uB1=2.1V,T2、T3饱和导通,F=0。外接电阻R的取值范围为:第13页/共23页2)OC门驱动发光二极管3)OC门实现电平变换1)两个OC结构的与非门线与连接可实现与或非的逻辑功能。第14页/共23页7.三态门(TS门)当EN为高电平时,二极管D截止,电路工作在典型的与非门状态。当EN为低电平时,一方面使T2、T5截止,同时通过二极管D将T3的基极电位钳位在1V左右,从而又使T4截
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 门电路 使用 注意事项
限制150内