《半导体二极管三极管和MOS管的开关特性.pptx》由会员分享，可在线阅读，更多相关《半导体二极管三极管和MOS管的开关特性.pptx（68页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、三、高、低电平与正、负逻辑获得高、低电平的基本原理获得高、低电平的基本原理高高/低电平都允许有一定的变低电平都允许有一定的变化范围化范围 vivoKVccR第1页/共68页正逻辑：高电平表示正逻辑：高电平表示1 1，低电平表示，低电平表示0 0负逻辑：高电平表示负逻辑：高电平表示0 0，低电平表示，低电平表示1 1第2页/共68页四、分类按工艺：双极型TTL、MOS型CMOS按逻辑功能：与、或、非、与非等按输出结构：推拉式、OC门按集成度小规模集成电路SSI中规模集成电路MSI大规模集成电路LSI超大规模集成电路VLSI 小规模集成电路(SSI-Small Scale Integration)
2、，每片组件内包含10100个元件(或1020个等效门)。中规模集成电路(MSI-Medium Scale Integration)，每片组件内含1001000个元件(或20100个等效门)。大规模集成电路(LSI-Large Scale Integration)，每片组件内含1000100 000个元件(或1001000个等效门)。超大规模集成电路(VLSI-Very Large Scale Integration)，每片组件内含100 000个元件(或1000个以上等效门)。第3页/共68页2.1.1 理想开关的开关特性一、静态特性1、开关断开时，无论外加电压多大，等效电阻通过其中的电流为0
3、。2、开关闭合时，无论流过的电流多大，等效电阻电压为0。二、动态特性开通时间及关断时间都为0第4页/共68页2.1.2 半导体二极管的开关特性高电平：VIH=VCC低电平：VIL=0 VI=VIH D截止，VO=VOH=VCCVI=VIL D导通，VO=VOL第5页/共68页二极管的开关等效电路：第6页/共68页二极管的动态电流波形：二极管的动态电流波形：二极管的反向恢复时间限制了二极管的开关速度第7页/共68页饱和区截止区放大区2.1.3 半导体三极管的开关特性第8页/共68页第9页/共68页RbRc+VCCb ce截止状态饱和状态iBIBSui=UILuo=+VCCui=UIHuoRbRc
4、+VCCb ce0.7V0.3V第10页/共68页uAtuFt+ucc0.3V三极管开关的动态特性：第11页/共68页2.1.4 MOS管的开关特性(a)符号(b)漏极特性输入特性和输出特性：输入特性：直流电流为输入特性：直流电流为0 0，看进去有一个输入电容，看进去有一个输入电容C CI I，对动，对动态有影响。态有影响。输出特性：输出特性：i iD D=f(V=f(VDSDS)对应不同的对应不同的V VGSGS下得一族曲线下得一族曲线 。第12页/共68页漏极特性曲线漏极特性曲线（分三个区域）（分三个区域）截止区：截止区：V VGSGSV 10 109 9 恒流区：恒流区：i iD D 基
5、本上由基本上由V VGSGS决定，与决定，与V VDSDS 关系不大关系不大 可变电阻区：可变电阻区：当当V VDSDS 较低（近似为较低（近似为0 0），），V VGSGS 一定时，一定时，这个电阻受这个电阻受V VGSGS 控制、控制、可变。可变。第13页/共68页三、MOS管的基本开关电路第14页/共68页四、等效电路OFF，截止状态 ON，导通状态第15页/共68页五、MOS管的四种类型增强型耗尽型大量正离子导电沟道第16页/共68页作业：书P136题2.3第17页/共68页uYuAuBR0D2D1+VCC+10V2.2 分立元器件门电路2.2.1 二极管与门和或门一、二极管与门3V0
6、V符号:与门（AND gate)ABY&0 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 V真值表A BY0 00 11 01 10001Y=AB电压关系表uA/VuB/VuY/VD1 D20 00 33 03 3导通导通导通截止截止导通导通导通第18页/共68页二、二极管或门uY/V3V0V符号:或门（AND gate)ABY10 V0 VUD=0.7 V0 V3 V3 V0 V3 V3 VuYuAuBROD2D1-VSS-10V真值表A BY0 00 11 01 10111电压关系表uA/VuB/VD1 D20 00 33 03 3导通导通-截止导通导通截止导通导通Y=A+B第
7、19页/共68页正与门真值表正逻辑和负逻辑的对应关系：A BY0 00 11 01 10001ABY=AB&负或门真值表A BY1 11 00 10 01110AB1同理：正或门负与门第20页/共68页一、半导体三极管非门T 截止T导通2.2.2 三极管非门（反相器）饱和导通条件:+VCC+5V1 kRcRbT+-+-uIuO4.3 k=30iBiCT 饱和因为所以第21页/共68页电压关系表uI/VuO/V055真值表0110AY符号函数式+VCC+5V1 kRcRbT+-+-uIuO4.3 k=30iBiC三极管非门:AY1AY第22页/共68页二、MOS 三极管非门MOS管截止2.MOS
8、 管导通（在可变电阻区）真值表0110AY+VDD+10VRD20 kBGDSuIuO1.+-uGS+-uDS故第23页/共68页+VDD+10VB1G1D1S1uAuYTNTPB2D2S2G2VSS+-uGSN+-uGSP2.3 CMOS 集成门电路2.3.1 CMOS 反相器一、电路组成及工作原理AY10V+10VuAuGSNuGSPTNTPuY0 V UTN UTN UTP导通截止0 VUTN=2 VUTP=-2 V+10VRONPuY+VDD10VSTNTP+10VRONNuY+VDD0VSTNTP第24页/共68页二、静态特性1.电压传输特性：iD+VDDB1G1D1S1+uI-uO
9、TNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNHAB 段：uI UTN ，uO=VDD 、iD 0，功耗极小。0uO/VuI/VTN 截止、TP 导通，BC 段：TN 导通，uO 略下降。CD 段：TN、TP 均导通。DE、EF 段：与 BC、AB 段对应，TN、TP 的状态与之相反。转折电压指为规定值时，允许波动的最大范围。UNL：输入为低电平时的噪声容限。UNH：输入为高电平时的噪声容限。VDD噪声容限：第26页/共68页2.电流传输特性：iD+VDDB1G1D1S1+uI-uOTNTPB2D2S2G2VSSABCDEFUTNVDDUTHUTPUNLUNH0u
10、O/VuI/VA BCDEF0iD/mAuI/VUTH电压传输特性电流传输特性AB、EF 段：TN、TP总有一个为截止状态，故 iD 0。CD 段：TN、Tp 均导通，流过两管的漏极电流达到最大值 iD=iD（max)。阈值电压：UTH=0.5 VDD（VDD=3 18 V）第27页/共68页2.3.2 CMOS 与非门、或非门、与门和或门A BTN1 TP1 TN2 TP2Y0 00 11 01 1截通截通通通通截截通截截截截通通1110与非门一、CMOS 与非门uA+VDD+10VVSSTP1TN1TP2TN2ABYuBuYAB&00100111Y=第28页/共68页或非门二、CMOS 或
11、非门uA+VDD+10VVSSTP1TN1TN2TP2ABYuBuYA BTN1 TP1 TN2 TP2Y0 00 11 01 1截通截通通通通截截通截截截截通通1000AB100100111第29页/共68页三、CMOS 与门和或门1.CMOS 与门AB&Y1+VDDVSSTP1TN1TP2TN2ABYABY&+VDDB1G1D1S1ATNTPB2D2S2G2VSS第30页/共68页2.CMOS 或门Y1+VDDB1G1D1S1ATNTPB2D2S2G2VSSAB1ABY1+VDDVSSTP1TN1TN2TP2ABY第31页/共68页四、带缓冲的 CMOS 与非门和或非门1.基本电路的主要缺
12、点(1)电路的输出特性不对称：当输入状态不同时，输出等效电阻不同。(2)电压传输特性发生偏移，导致噪声容限下降。2.带缓冲的门电路在原电路的输入端和输出端加反相器。1ABY与非门或非门同理缓冲或非门与非门缓冲&11第32页/共68页2.3.3 CMOS 与或非门和异或门一、CMOS 与或非门1.电路组成：&ABCD&1YABCDY12.工作原理：由CMOS 基本电路(与非门和反相器)组成。第33页/共68页二、CMOS 异或门1.电路组成：&ABY2.工作原理：&YAB=1 由CMOS 基本电路(与非门)组成。第34页/共68页2.3.4 CMOS 传输门、三态门和漏极开路门一、CMOS传输门
13、(双向模拟开关)1.电路组成：TPCVSS+VDDIO/uuOI/uuTNCIO/uuOI/uuTG2.工作原理：TN、TP均导通，TN、TP均截止，导通电阻小(几百欧姆)关断电阻大(109)(TG 门 Transmission Gate)第35页/共68页二、CMOS 三态门1.电路组成+VDDVSSTP2TN1TP1AYTN212.工作原理Y 与上、下都断开 TP2、TN2 均截止Y=Z(高阻态 非 1 非 0)TP2、TN2 均导通011 010控制端低电平有效(1 或 0)3.逻辑符号YA1EN使能端 EN 第36页/共68页三、CMOS 漏极开路门(OD门 Open Drain)1.
14、电路组成BA&1+VDDYBGDSTNVSSRD外接YAB&符号(1)漏极开路，工作时必须外接电源和电阻。2.主要特点(2)可以实现线与功能：输出端用导线连接起来实现与运算。YCD&P1P2+VDDYRD(3)可实现逻辑电平变换：(4)带负载能力强。第37页/共68页2.3.5 CMOS 电路使用中应注意的几个问题一、CC4000 和 C000 系列集成电路1.CC4000 系列：符合国家标准，电源电压为 3 18 V，功能和外部引线排列与对应序号的国外产品相同。2.C000 系列：早期集成电路，电源电压为 7 15 V，外部引线排列顺序与 CC4000 不同，用时需查阅有关手册。传输延迟时间
15、 tpd标准门=100 nsHCMOS=9nsHCMOS:54/74 系列54/74 HC(带缓冲输出)54/74 HCU(不带缓冲输出)54/74 HCT(与 LSTTL 兼容)二、高速 CMOS(HCMOS)集成电路第38页/共68页三、CMOS 集成电路的主要特点(1)功耗极低。LSI：几个 W，MSI：100 W(2)电源电压范围宽。CC4000 系列：VDD=3 18 V(3)抗干扰能力强。输入端噪声容限 VDD VDD(4)逻辑摆幅大。(5)输入阻抗极高。(6)扇出能力强。扇出系数：带同类门电路的个数，其大小 反映了门电路的带负载能力。(7)集成度很高，温度稳定性好。(8)抗辐射能
16、力强。(9)成本低。CC4000系列：50个第39页/共68页四、CMOS 电路使用中应注意的几个问题1.注意输入端的静电防护。2.注意输入电路的过流保护。3.注意电源电压极性。5.多余的输入端不应悬空。6.输入端外接电阻的大小不会引起输入电平的变化。与门、与非门：接电源 或 与其他输入端并联或门、或非门：接地 或 与其他输入端并联多余输入端 的处理思考原因？4.输出端不能和电源、地短接。因为输入阻抗极高（108）故 输入电流 0，电阻上的压降 0。第40页/共68页2.4 TTL 集成门电路（TransistorTransistor Logic）一、电路组成及工作原理+VCC(5V)R1uI
17、uo4kAD1T1T2T3T4DR21.6kR31kR4130Y输入级中间级输出级D1 保护二极管 防止输入电压过低。当 uI uB uE现在:uE uB uC ，即 发射结反偏 集电结正偏 倒置放大iii=i ib=(1+i)ibce3.6 V第43页/共68页+VCC(5V)R1uIuo4kAT1T2T3T4DR21.6kR31kR4130YT1 倒置放大状态假设 T2 饱和导通T3、D 均截止(设1 4=20)T2 饱和的假设成立iB21VICS2iB1思考：D 的作用？若无 D，此时 T3 可以导通，电路将不能实现正常的逻辑运算因为3.6 ViE1第44页/共68页+VCC(5V)R1
18、uIuo4kAT1T2T3T4DR21.6kR31kR4130YT1 倒置放大状态T2 饱和，T3、D 均截止3.6 2.1 1.4 0.7 1 T4 的工作状态：导通放大还是饱和？iB2ICS2iB1iE1iE2iB4iR3又因为 T3、D 均截止，即 T4 深度饱和：uO=UCES4（无外接负载）若外接负载 RL：RL+VCC0.3 所以第45页/共68页输入短路电流 IIS二、静态特性1.输入特性(1)输入伏安特性：1iI+VCC+5 VuI+-uoT1iIuI+-be2be4+VCC+5 VR14kIV/uImA/i012-1ISIILIUILUIHIHI低电平输入电流 IIL 高电平
19、输入电流或输入端漏电流 IIH第46页/共68页即：当 Ri 为 2.5 k 以上电阻时，输入由低电平变为高电平(2)输入端负载特性：1+VCC+5VuI+-uoRiT1iB1uI+-be2be4+VCC+5 VR14kRiRi/026412uI/VT2、T4饱和导通Ri=Ron 开门电阻（2.5 k）RonT2、T4 截止Ri=Roff 关门电阻（0.7 k）即：当 Ri 为 0.7 k 以下电阻时,输入端相当于低电平。Roff0.7 V1.4 V第47页/共68页2.输出特性uO1+VCC+5 VuI+-+-iOuO/ViO/mA0 10 20 30-10-20-30123在输出为低电平条
20、件下，带灌电流负载能力 IOL 可达 16 mA受功耗限制，带拉电流负载能力 IOH 可一般为-400 A 注意：输出短路电流 IOS 可达-33 mA，将造成器件过热烧毁，故门电路输出端不能接地！第48页/共68页3.电压传输特性：1+VCC+5VuI+-uO+-A B0uO/VuI/V12341234AB 段：uI 0.5 V，uB1 1.4 V ，T2、T4 饱和导通，T3、D 截止。uO=UOL 0.3 V阈值电压第49页/共68页4.输入端噪声容限uIuO1G1G21输出高电平典型值=3.6 V 输出低电平典型值=0.3 V 输入高电平典型值=3.6 V 输入低电平典型值=0.3 V
21、 UNH 允许叠加的负向噪声电压的最大值G2 输入高电平时的噪声容限：UNL 允许叠加的正向噪声电压的最大值G2 输入低电平时的噪声容限：第50页/共68页三、动态特性传输延迟时间1uIuO 50%Uom50%UimtuI0tuO0UimUomtPHL 输出电压由高到 低时的传输延迟 时间。tpd 平均传输延迟时间tPLH 输出电压由低到 高时的传输延迟 时间。tPHLtPLH典型值：tPHL=8 ns,tPLH=12 ns最大值：tPHL=15 ns,tPLH=22 ns第51页/共68页+VCC+5VR14kAD2T1T2T3T4DR21.6kR31kR4130Y输入级中间级输出级D1BT
22、1 多发射极三极管e1e2bc等效电路：1.A、B 只要有一个为 0 1VT2、T4截止5VT3、D 导通2.4.2 TTL与非门和其他逻辑门电路一、TTL 与非门RL第52页/共68页+VCC+5V4kAD2T1T2T3T4D1k130Y输入级中间级输出级D1BR1R2R3R43.6V3.6V1V2.A、B 均为 1 理论：实际：T2、T4 导通T3、D 截止uO=UCES4 TTL 与非门RL+VCC第53页/共68页+VCC+5V4kAD2T1T2T3T4D1k130Y输入级中间级输出级D1BR1R2R3R4TTL 与非门整理结果：1110ABY00011011AB&第54页/共68页二
23、、TTL 或非门+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T2输入级中间级输出级1.A、B只要有一个为 1 T2、T4 饱和T2、T3、D 截止uO2.1V1V3.6V0.3VRL+VCC第55页/共68页2.A、B 均为 0 iB1、i B1分别流入T1、T1 的发射极T2、T2均截止则 T4 截止T3、D 导通+VCC+5VR1AD1T1T2T3T4DR2R3R4YR1BD1T1T20.3 V0.3 ViB1i B1RL输入级中间级输出级TTL 或非门5V1V1V第56页/共68页整理结果：1000ABY00011011AB1+VCC+5VR1AD1T1T2T3
24、T4DR2R3R4YR1BD1T1T2输入级中间级输出级TTL 或非门第57页/共68页2.4.3 TTL 集电极开路门和三态门一、集电极开路门OC 门(Open Collector Gate)+VCC+5VR1AD2T1T2T4R2R3YD1B 1.电路组成及符号+V CCRC外接YAB&+V CCRCOC 门必须外接负载电阻和电源才能正常工作。可以线与连接V CC 根据电路需要进行选择 2.OC 门的主要特点第58页/共68页线与连接举例：+VCCAT1T2T4Y1B+VCCCT1T2T4Y2D+V CCRC+V CCRCY1AB&G1Y2CD&G2线与YY第59页/共68页外接电阻 RC
25、 的估算：n OC 与非门的个数m 负载与非门的个数k 每个与非门输入端的个数IIH+V CCRC&1&2Y&12&n&m&1kIOHIOH：OC门截止时的反向漏电流。IIH：与非门高电平输入电流(流入 接在线上的每个门的输入端)11.RC 最大值的估算iOiI UOH minRC 第60页/共68页外接电阻 RC 的估算：+V CCRC&1&2Y&12&n&m&1k2.RC 最小值的估算0最不利的情况：只有一个 OC 门导通，iR 和 iI 都流入该门。IOL：OC 门带灌电流负载的能力。iIIILIOLIIL：与非门低电平输入电流(每个门只有一个，与输入端的个数无关)IOLiR RC 第6
26、1页/共68页二、输出三态门 TSL门(Three-State Logic)(1)使能端低电平有效1.电路组成+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端(2)使能端高电平有效1ENYA&BENYA&BENEN第62页/共68页以使能端低电平有效为例：2.三态门的工作原理PQP=1（高电平）电路处于正常工作状态：D3 截止，（Y=0 或 1）+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3使能端第63页/共68页P=0(低电平)D3 导通 T2、T4截止uQ 1 VT3、D 截止输出端与上、下均断开+VCC+5VR1AT1T2T3T4DR2R3R4YB1D3可能输出状态：0、1 或高阻态QP 高阻态记做 Y=Z使能端第64页/共68页3.应用举例：(1)用做多路开关YA11EN1ENA21G1G2使能端10禁止使能01使能禁止第65页/共68页(2)用于信号双向传输A11EN1ENA21G1G201禁止使能10使能禁止第66页/共68页(3)构成数据总线EN1EN1EN1G1G2GnA1A2An数据总线011101110 注意：任何时刻，只允许一个三态门使能，其余为高阻态。第67页/共68页感谢您的观看！第68页/共68页