《原理图输入法设计流程幻灯片.ppt》由会员分享，可在线阅读，更多相关《原理图输入法设计流程幻灯片.ppt（35页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、原理图输入法设计流程第1页，共35页，编辑于2022年，星期五1.1 传统数字电路设计技术存在的问题传统数字电路设计技术存在的问题 1.低速。低速。2.设计规模小。设计规模小。3.分析技术无法适应需要。分析技术无法适应需要。4.效率低成本高。效率低成本高。5.可靠性低。可靠性低。6.体积大功耗大。体积大功耗大。7.功能有限。功能有限。8.无法功能升级。无法功能升级。9.知识产权不易保护。知识产权不易保护。第2页，共35页，编辑于2022年，星期五1.2 现代数字系统自动设计流程现代数字系统自动设计流程 1.2.1 设计输入设计输入 图图1-1 应用于应用于FPGA/CPLD的的EDA开发流程开
2、发流程 第3页，共35页，编辑于2022年，星期五1.2.1 设计输入设计输入 1.图形输入图形输入 原理图输入原理图输入状态图输入状态图输入波形图输入波形图输入 2.HDL文本输入文本输入将使用了某种硬件描述语言将使用了某种硬件描述语言(HDL)的电路设计文本，如的电路设计文本，如VHDL或或Verilog的源程序，进行编辑输入。的源程序，进行编辑输入。第4页，共35页，编辑于2022年，星期五1.2.2 硬件描述语言硬件描述语言 硬件描述语言硬件描述语言VHDL和和VerilogHDL在现在在现在EDA设计中使用最设计中使用最多，也拥有几乎所有的主流多，也拥有几乎所有的主流EDA工具的支持
3、。工具的支持。VHDL在电子设计领域得到了广泛应用。在电子设计领域得到了广泛应用。能将以能将以VHDL语言描述数字系统的程序语言描述数字系统的程序“翻译翻译”成数字电路结成数字电路结构图文件的软件工具称为构图文件的软件工具称为VHDL综合器。综合器。第5页，共35页，编辑于2022年，星期五1.2.3 综合综合 图图1-2 计算机软计算机软/硬件描述语言编译硬件描述语言编译/综合工具的不同之处综合工具的不同之处 第6页，共35页，编辑于2022年，星期五1.2.4 适配适配 图图1-1 应用于应用于FPGA/CPLD的的EDA开发流程开发流程 1.2.5 时序仿真与功时序仿真与功能仿真能仿真
4、1.2.6 编程下载编程下载 1.2.7 硬件测试硬件测试 第7页，共35页，编辑于2022年，星期五1.3 QuartusII简介简介 图图1-3 Quartus II设计流程设计流程 第8页，共35页，编辑于2022年，星期五1.4 原理图输入设计实例原理图输入设计实例 1.4.1 电路原理图编辑输入电路原理图编辑输入 图图1-4 选择编辑文件类型选择编辑文件类型（1）新建一个文件夹。）新建一个文件夹。（2）打开原理图编辑窗。打开原理图编辑窗。第9页，共35页，编辑于2022年，星期五1.4.1 电路原理图编辑输入电路原理图编辑输入 图图1-5 打开原理图编辑窗打开原理图编辑窗（2）打开原
5、理图编辑窗。打开原理图编辑窗。第10页，共35页，编辑于2022年，星期五图图1-6 调入需要的宏功能元件（调入需要的宏功能元件（Symbol）74138（3）编辑构建电路原理图。）编辑构建电路原理图。第11页，共35页，编辑于2022年，星期五图图5-7 示例电路图示例电路图（3）编辑构建电路原理图。）编辑构建电路原理图。（4）文件存盘。）文件存盘。第12页，共35页，编辑于2022年，星期五图图1-8 利用利用“New Preject Wizard”创建工程创建工程EXAMP1 1.4.2 创建工程创建工程（1）打开建立新工程管理窗。）打开建立新工程管理窗。第13页，共35页，编辑于202
6、2年，星期五图图1-9 将所有相关的文件都加入进此工程将所有相关的文件都加入进此工程 1.4.2 创建工程创建工程（2）将设计文件加入工程中。）将设计文件加入工程中。第14页，共35页，编辑于2022年，星期五 图图1-10 选择目标器件选择目标器件EP2C8Q208C8 1.4.2 创建工程创建工程（3）选择目标芯片。）选择目标芯片。第15页，共35页，编辑于2022年，星期五图图1-11 EXAMP1工程管理窗工程管理窗 1.4.2 创建工程创建工程（4）工具设置。）工具设置。（5）结束设置。）结束设置。第16页，共35页，编辑于2022年，星期五图图1-12 74138的真值表的真值表
7、1.4.3 功能分析功能分析 第17页，共35页，编辑于2022年，星期五图图1-13 选择目标器件选择目标器件EP2C5T144C8 1.4.4 编译前设置编译前设置（1）选择）选择FPGA目标芯片。目标芯片。第18页，共35页，编辑于2022年，星期五图图1-14选择配置器件的工作方式选择配置器件的工作方式 1.4.4 编译前设置编译前设置（2）选择配置器件的工作方式。）选择配置器件的工作方式。第19页，共35页，编辑于2022年，星期五图图1-15 选择配置器件型号和压缩方式选择配置器件型号和压缩方式（3）选择配置器件和编程方式。）选择配置器件和编程方式。（4）选择目标器件闲置引）选择目
8、标器件闲置引脚的状态。脚的状态。（5）双功能引脚选择。）双功能引脚选择。第20页，共35页，编辑于2022年，星期五图图1-16 全程编译后出现报错信息全程编译后出现报错信息 1.4.5 全程编译全程编译 第21页，共35页，编辑于2022年，星期五图图1-17 选择编辑矢量波形文件选择编辑矢量波形文件 图图1-18 波形编辑器波形编辑器 1.4.6 逻辑功能测试逻辑功能测试（1）打开波形编辑器。）打开波形编辑器。第22页，共35页，编辑于2022年，星期五图图1-19 设置仿真时间长度设置仿真时间长度 1.4.6 逻辑功能测试逻辑功能测试（2）设置仿真时间区域。）设置仿真时间区域。第23页，
9、共35页，编辑于2022年，星期五图图1-20 vwf激励波形文件存盘激励波形文件存盘 1.4.6 逻辑功能测试逻辑功能测试（3）波形文件存盘。）波形文件存盘。第24页，共35页，编辑于2022年，星期五图图1-21 向波形编辑器拖入信号节点向波形编辑器拖入信号节点 1.4.6 逻辑功能测试逻辑功能测试（4）将工程）将工程EXAMP1的端口信号名选入波形编辑器中。的端口信号名选入波形编辑器中。第25页，共35页，编辑于2022年，星期五图图1-22设置好的激励波形图设置好的激励波形图 1.4.6 逻辑功能测试逻辑功能测试（5）编辑输入波形（输入激励信号）。）编辑输入波形（输入激励信号）。第26
10、页，共35页，编辑于2022年，星期五图图1-23 选择仿真约束和控制选择仿真约束和控制 1.4.6 逻辑功能测试逻辑功能测试（6）仿真器参数设置。）仿真器参数设置。第27页，共35页，编辑于2022年，星期五图图1-24 仿真波形输出仿真波形输出 1.4.6 逻辑功能测试逻辑功能测试（7）启动仿真器。）启动仿真器。（8）观察仿真结果。）观察仿真结果。第28页，共35页，编辑于2022年，星期五图图1-25 AI与与SO的延时波形显示的延时波形显示 1.4.6 逻辑功能测试逻辑功能测试（8）观察仿真结果。）观察仿真结果。第29页，共35页，编辑于2022年，星期五1.5 硬件测试硬件测试 图图
11、1-26 图图1-4所示电路于所示电路于EP2C5T144内的引脚锁定情况内的引脚锁定情况 5.5.1 引脚锁定引脚锁定 第30页，共35页，编辑于2022年，星期五图图1-27 Assignment Editor编辑器表格式引脚锁定对话框编辑器表格式引脚锁定对话框 1.5.1 引脚锁定引脚锁定 第31页，共35页，编辑于2022年，星期五图图1-28 选择编程下载文件和下载模式选择编程下载文件和下载模式 1.5.2 对对FPGA编程配置编程配置（1）打开编程窗和配置文件。）打开编程窗和配置文件。第32页，共35页，编辑于2022年，星期五图图1-29加入编程下载方式加入编程下载方式 1.5.
12、2 对对FPGA编程配置编程配置（2）设置编程器。）设置编程器。第33页，共35页，编辑于2022年，星期五图图1-30 双击选中的编程方式名双击选中的编程方式名（3）硬件测试。）硬件测试。（4）编程配置器件。）编程配置器件。第34页，共35页，编辑于2022年，星期五实实 验验 1-1 血型合格鉴定电路的设计及验证血型合格鉴定电路的设计及验证 1-2 码制转换电路设计及验证码制转换电路设计及验证 设计一个设计一个8421码和码和2421码相互转换的逻辑电路码相互转换的逻辑电路 1-3.2位二进制乘法器设计及验证位二进制乘法器设计及验证 使用使用QuartusII完成设计。包括创建工程、在原理图编辑窗中绘制电路、全程编译、完成设计。包括创建工程、在原理图编辑窗中绘制电路、全程编译、对设计进行时序仿真、根据仿真波形说明此电路的功能、引脚锁定编译、编程下载于对设计进行时序仿真、根据仿真波形说明此电路的功能、引脚锁定编译、编程下载于FPGA中，进行硬件测试。完成实验报告。中，进行硬件测试。完成实验报告。第35页，共35页，编辑于2022年，星期五