《西安邮电大学微机原理与汇编语言.pptx》由会员分享，可在线阅读，更多相关《西安邮电大学微机原理与汇编语言.pptx（51页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、6.1 6.1 存储器及半导体存储器的分类存储器及半导体存储器的分类存储器是计算机用来存储信息的部件。存储器是计算机用来存储信息的部件。存储器的分类存储器的分类按存取速度和用途可把存储器分为两大类：内存储器和外存储器。按存取速度和用途可把存储器分为两大类：内存储器和外存储器。内存内存：把通过系统总线直接与：把通过系统总线直接与CPUCPU相连的存储器称为内存储器，简称内存。相连的存储器称为内存储器，简称内存。特点：具有一定容量、存取速度快，且掉电数据将丢失。特点：具有一定容量、存取速度快，且掉电数据将丢失。作用：计算机要执行的程序和要处理的数据等都必须事先调入内存后方可被作用：计算机要执行的程
2、序和要处理的数据等都必须事先调入内存后方可被CPUCPU读取并执行。读取并执行。第1页/共51页外存：把通过接口电路与系统相连的存储器称为外存储器，简称外存，如硬盘、软盘和光盘等。特点：存储容量大而存取速度较慢，且掉电数据不丢失。作用：外存用来存放当前暂不被CPU处理的程序或数据，以及一些需要永久性保存的信息。通常将外存归入计算机外部设备，外存中存放的信息必须调入内存后才能被CPU使用。第2页/共51页早期的内存使用磁芯。随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速下降，存取速度大大加快，所以在微型计算机中，目前内存一般都使用半导体存储器。第3页/共51页半导体存储器的分类从
3、应用角度可将半导体存储器分为两大类：随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)。RAM是可读、可写的存储器，CPU可以对RAM的内容随机地读写访问，RAM中的信息断电后即丢失。ROM的内容只能随机读出而不能写入，断电后信息不会丢失，常用来存放不需要改变的信息(如某些系统程序)，信息一旦写入就固定不变了。第4页/共51页根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗
4、低、价格便宜等特点，适用于内存储器。MOS型存储器按信息存放方式又可分为静态RAM(Static RAM，简称SRAM)和动态RAM(Dynamic RAM，简称DRAM)。第5页/共51页 只读存储器ROM在使用过程中，只能读出存储的信息而不能用通常的方法将信息写入存储器。目前常见的有：掩膜式ROM，用户不可对其编程，其内容已由厂家设定好，不能更改；可编程ROM(Programmable ROM，简称PROM)，用户只能对其进行一次编程，写入后不能更改；可擦除的PROM(Erasable PROM，简称EPROM)，其内容可用紫外线擦除，用户可对其进行多次编程；电擦除的PROM(Electr
5、ically Erasable PROM，简称EEPROM或E2PROM)，能以字节为单位擦除和改写。第6页/共51页静态RAM动态RAMMOS型双极型不可编程掩膜存储器 MROM可编程存储器PROM可擦除、可再编程存储器紫外线擦除的EPROM电擦除的E2PROM随机读写存储器RAM只读存储器ROM半导体存储器图6.1 半导体存储器的分类 第7页/共51页半导体存储器的主要技术指标半导体存储器的主要技术指标半导体存储器的主要技术指标半导体存储器的主要技术指标 1 1存储容量存储容量(1)(1)用用字字数数 位位数数表表示示，以以位位为为单单位位。常常用用来来表表示示存存储储芯芯片片的的容容量量
6、，如如1K1K 4 4位位，表表示示该该芯芯片片有有1K1K个个单单元元(1K=1024)(1K=1024)，每个存储单元的长度为，每个存储单元的长度为4 4位。位。(2)(2)用字节数表示，以字节为单位，如用字节数表示，以字节为单位，如128B128B，表示，表示该芯片有该芯片有 128128个单元，每个存储单元的长度为个单元，每个存储单元的长度为8 8位。现位。现代计算机存储容量很大，常用代计算机存储容量很大，常用KBKB、MBMB、GBGB和和TBTB为单位表为单位表示存储容量的大小。其中，示存储容量的大小。其中，1KB1KB2 21010B B1024B1024B；1MB1MB2 22
7、020B B1024KB1024KB；1GB1GB2 23030B Bl024MBl024MB；1TB1TB2 24040B B1024GB1024GB。显然，存储容量越大，所能存储的信息越多，计算机。显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强。系统的功能便越强。第8页/共51页 2 2存取时间存取时间 存取时间是指从启动一次存储器操作到完成该操作所经历的时间。例如，读出时间是指从CPU向存储器发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。显然，存取时间越小，存取速度越快。3 3存储周期存储周期 连续启动两次独立的存储器操作(如连续两次读操作)所需要的最
8、短间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。一般情况下，存储周期略大于存取时间。第9页/共51页4 4功耗功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程度。5 5可靠性可靠性 可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均故障间隔时间MTBF(Mean Time Between Failures)来衡量。MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，可靠性越高，存储器正常工作能力越强。第10页/共51页6集成度集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位/片来表示。7
9、性能/价格比 性能/价格比(简称性价比)是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是指存储单元本身和外围电路的总价格。第11页/共51页半导体存储器芯片的基本结构半导体存储器芯片的基本结构 地址译码器存储矩阵控制逻辑控制逻辑A0A1An三态数据缓冲器D0D1DNW/RCS图6.2 半导体存储器组成框图 第12页/共51页地址译码方式 单译码方式图6.3 单译码方式地址译码器012315A0A1A2A3选择线存储体数据缓冲器控制电路4位I/O0I/O3CSWR第13页/共51页双译码方式三态双向缓冲器32321024存储矩阵10241控制电路
10、Y向译码器CSWR RDA5A6A7A8A9Y0Y1Y31X0X1X2X31X向译码器A0A1A2A3A4I/O(1位)图6.4 双译码方式 第14页/共51页6.2 6.2 随机读写存储器随机读写存储器(RAM)(RAM)静态RAM Intel 2114 SRAM芯片 Intel 2114 SRAM芯片的容量为1K4位，18脚封装，+5V电源，芯片内部结构及芯片引脚图和逻辑符号分别如图6.5和6.6所示。由于1K44096，所以Intel 2114 SRAM芯片有4096个基本存储电路，将4096个基本存储电路排成64行64列的存储矩阵，每根列选择线同时连接4位列线，对应于并行的4位,从而构
11、成了64行16列=1K个存储单元，每个单元有4位。第15页/共51页A3A4A5A6A7A8行地址译码存储矩阵6464列选择A0A1A2A9输入数据控制I/O1&1&2I/O2I/O3I/O4CSWE列I/O电路图6.5 Intel 2114内部结构 第16页/共51页Intel2114123456789101112131415161718Intel2114A6A5A4A3A0A1A2GNDCSWEI/O4I/O3I/O2I/O1A9A8A7VCC(a)A0A1A2A3A4A5A6A7A8A9WECS(b)I/O2I/O3I/O4I/O1图6.6 Intel 2114引脚及逻辑符号(a)引脚；
12、(b)逻辑符号 第17页/共51页动态动态RAMRAM Intel 2164AIntel 2164A动态动态RAMRAM芯片芯片 Intel 2164A芯片的存储容量为64K1位，采用单管动态基本存储电路，每个单元只有一位数据，其内部结构如图6.7所示。2164A芯片的存储体本应构成一个256256的存储矩阵，为提高工作速度(需减少行列线上的分布电容)，将存储矩阵分为4个128128矩阵，每个128128矩阵配有128个读出放大器，各有一套I/O控制(读/写控制)电路。第18页/共51页8位地址锁存器A0A1A2A3A4A5A6A7128128存储矩阵128个读出放大器1/2(1/128列译码
13、器)128个读出放大器128128存储矩阵1/128行译码器1/128行译码器128128存储矩阵128个读出放大器1/2(1/128列译码器)128个读出放大器128128存储矩阵1/4I/O门输出缓冲器DOUTVSSVDD行时钟缓冲器列时钟缓冲器写允许时 钟缓冲器数据输入缓冲器RASCASWEDIN图6.7 Intel 2164A内部结构示意图 第19页/共51页 64K容量本需16位地址，但芯片引脚(见图6.8)只有8根地址线，A0A7需分时复用。在行地址选通信号RAS控制下先将8位行地址送入行地址锁存器，锁存器提供8位行地址RA7RA0，译码后产生两组行选择线，每组128根。然后在列地
14、址选通信号CAS控制下将8位列地址送入列地址锁存器，锁存器提供8位列地址CA7CA0，译码后产生两组列选择线，每组128根。第20页/共51页12345678910111213141516NCDINVSSA0A2A1VDDDOUTA6A3A4A5A7WECASRASDINA7A0CASRASDOUTWEA7A0CASRASWEVSSVDD地址输入列地址选通行地址选通写允许5地(a)(b)图6.8 Intel 2164A引脚与逻辑符号(a)引脚；(b)逻辑符号 第21页/共51页6.3 6.3 只读存储器只读存储器(ROM)(ROM)掩膜式只读存储器(MROM)图6.9 掩膜式ROM示意图 第2
15、2页/共51页可编程只读存储器(PROM)字线位线DiVCC图6.10 PROM存储电路示意图第23页/共51页可擦除、可再编程的只读存储器1EPROM和E2PROM图6.11 SIMOS型EPROM(a)SIMOS管结构；(b)SIMOS EPROM元件电路 第24页/共51页2Intel 2716 EPROM芯片芯片 EPROM芯片有多种型号，常用的有2716(2K8)2732(4K8)2764(8K8)27128(16K8)27256(32K8)等。1)2716的内部结构和外部引脚2716 EPROM芯片采用NMOS工艺制造，双列直插式24引脚封装。其引脚、逻辑符号及内部结构如图6.15
16、所示。第25页/共51页Intel2716123456789101112131415161718192021222324A7A6A5A4A3A2A1A0O0O1O2GNDO3O4O5O6O7PD/PGMA10VCCA8A9VPPCS(a)Intel2716石英窗口A0A1A2A3A4A5A6A7A8A9A10PD/PGMO0O1O2O3O4O5O6O7CS(b)列译码行译码A10A0地址输入读出放大2 K8位存储矩阵输出缓冲器数据输出端O7O0片选，功率下降和编程逻辑CSPD/PGM(c)VPPGNDVCC图6.12 Intel 2716的引脚、逻辑符号及内部结构(a)引脚；(b)逻辑符号；(
17、c)内部结构 第26页/共51页表表6.1 常用的常用的EPROM芯片芯片 型号容量结构最大读出时间/ns制造工艺需用电源/V管脚数27081K8bit350450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K8bit200450HMOS+5282712816K8bit250450HMOS+5282725632K8bit200450HMOS+5282751264K8bit250450HMOS+52827513464K8bit250450HMOS+528第27页/共51页 3.Intel 2816 E2PRO
18、M芯片芯片 Intel 2816是2K8位的E2PROM芯片，有24条引脚，单一+5 V电源。其引脚配置见图6.13。Intel2816123456789101112131415161718192021222324A7A6A5A4A3A2A1A0I/O0GNDA10VCCA8A9WEI/O1I/O2OECEI/O7I/O6I/O5I/O4I/O3A10A0OEI/O7I/O0CEWE地址引脚输出允许数据输入/输出片选信号写允许图6.13 Intel 2816的引脚 第28页/共51页表表6.2 常用的常用的E2PROM芯片芯片 型号 参数28162816A28172817A2864A取数时间/
19、ns250200250250200250250读电压VPP/V55555写/擦电压VPP/V2152155字节擦写时间/ms10915101010写入时间/ms10915101010封装DIP24DIP24DIP28DIP28DIP28第29页/共51页6.4 6.4 存储器的扩展存储器的扩展存储芯片的扩展存储器的扩展主要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；另一个是存储器如何与CPU的连接。1.存储芯片的扩展 存储芯片的扩展包括位扩展、字扩展和字位同时扩展等三种情况。第30页/共51页 (1)位扩展 位扩展是指存储芯片的字(单元)数满足要求而位数不够，
20、需要对每个存储单元的位数进行扩展。扩展的方法是将每片的地址线、控制线并联，数据线分别引出。其位扩展特点是存储器的单元数不变，位数增加。下图6.14给出了使用8片8K1位的RAM芯片通过位扩展构成8K8位的存储器系统的连线图。第31页/共51页图6.14 用8K1位芯片组成8K8位的存储器 第32页/共51页(2)字扩展 字扩展是指存储芯片的位数满足要求而字(单元)数不够，需要对存储单元数进行扩展。扩展的原则是将每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。下图6.18给出了用4个16K8位芯片经字扩展构成一个64K8位存储器系统的连接方法。第33页/
21、共51页图6.15 有16K8位芯片组成64K8位的存储器 第34页/共51页 (3)字位同时扩展 字位同时扩展是指存储芯片的位数和字数都不满足要求，需要对位数和字数同时进行扩展。扩展的方法是线进行位扩展，即组成一个满足位数要求的存储芯片组，再用这个芯片组进行字扩展，以构成一个既满足位数又满足字数的存储器。图6.16给出了用2114(1K4)RAM芯片构成4K8存储器的连接方法。第35页/共51页I/O1I/O4RAM12114A9A02-4译码器A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1
22、I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0图6.16 字位同时扩展连接图 第36页/共51页 扩展存储器所需存储芯片的数量计算：若用一个容量为mKn位的存储芯片构成容量为MKN位（假设Mm，Nn，即需字位同时扩展）的存储器，则这个存储器所需要的存储芯片数为:(Mm)(Nn)对于位扩展：因为 Mm，Nn，则所需芯片数为 Nn；对于字扩展：因为 Nn，Mm，则所需芯片数为 Mm。第37页/共51页 2.存储
23、器与CPU的连接 扩展的存储器与CPU的连接实际上就是与三总线中相关信号的连接。1）存储器与控制总线的连接 在控制总线中，与存储器相连的信号为数不多，如8086/8088最小方式下的M/IO(8088为IO/M)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接非常方便，有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。第38页/共51页2）存储器与数据总线的连接 对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。8086CPU的数据总线有16根，其中高8位数据线D15D8接存储器的高位库(奇地址库)，低8位数据线D7D0接存储器的低位
24、库(偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。请参考教材P229图6.20。第39页/共51页 8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线的连接较简单。OEWECEA10A06116D7D0OEWECEA10A06116D7D0D7D0D15D8A11A1RDWRA0BHE第40页/共51页 3）存储器与地址总线的连接 对于字扩展和字位同时扩展的存储器与地址总线的连接分为低位地址线的连接和高位地址线的连接。低位地址线的连接较简单，直接和存储芯片的地址信号连接作为片内地址译码，而高位
25、地址线的连接主要用来产生选片信号（称为片间地址译码），以决定每个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。片间地址译码一般有线选法和译码法两种。第41页/共51页 线选法 所谓线选法就是直接将某一高位地址线与某个存储芯片片选端连接。这种方法的特点是简单明了,且不需要另外增加电路。但存储芯片的地址范围有重叠,且对存储空间的使用是断续的,不能充分有效地利用存储空间,扩从存储容量受限。译码法 所谓译码法就是使用译码电路将高位地址进行译码，以其译码输出作为存储芯片的片选信号。其特点是连接复杂，但能有效地利用存储空间。译码电路可以使用现有的译码器芯片。第42页/共51页 常用的译码芯
26、片有：74LS139（双2-4译码器）和74LS138（3-8译码器）等。12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y图6.18 74LS138引脚及逻辑符号 ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y第43页/共51页 例例6.1 6.1 设某8位机系统需装6KB的ROM，地址范围安排在0000H17FFH。请画出使用EPROM芯片2716构成的连接线路图。【分分析析】2716的容量为2K8，需用3片进行字扩展。2716有8条数据线（O7O0）正好与CPU的数据总线（D7D0）连接；11条地址线（A10A0）与C
27、PU的低位地址线（A10A0）连接。2716选片信号（CS）的连接是一个难点，需要考虑两个问题：一是与CPU高位地址线（A15A11）和控制信号（IOM、RD）如何连接，二是根据给定的地址范围如何连接。第44页/共51页各组芯片的地址范围芯片A15A14A13A12A11A10 A0地址范围EPROM100000000 0000 0000(最低地址)111 1111 1111(最高地址)0000H07FFHEPROM200001000 0000 0000(最低地址)111 1111 1111(最高地址)0800H0FFFHEPROM300010000 0000 0000(最低地址)111 11
28、11 1111(最高地址)1000H17FFH74LS138 G2BG2AC BAG1=RD+IO/M 假如选择译码法，根据给定的地址范围，可列出3片EPROM的地址范围如下表所示。第45页/共51页 【解解】根据上表，EPROM与CPU的连接如图6.19所示。其中，高位地址线A11、A12、A14分别与74LS138的输入端A、B、C连接，A14与使能端G2B连接，A15与使能端G2A连接；控制信号IO/M、RD经或非门与使能端G1连接。第46页/共51页Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A15A14A13A12A11A10A0IO/MRDD7D0A10A0A10A0A
29、10A0CSO7O0O7O0O7O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138图6.19 EPROM与CPU的连接CPU第47页/共51页 例例 6.26.2 设用2114静态RAM芯片构成4K8位存储器，试画出连接线路图，并写出每组芯片的地址范围。【分分析析】2114的结构是1K4位，要用此芯片构成4K8位的存储器需进行字位同时扩展。即可用两片2114按位扩展方法组成1K8的存储器组；用8片可组成四组1K8位的存贮器。【解解】根据以上分析，可画出RAM与CPU的连接图，如图6.20所示。第48页/共51页各组芯片的地
30、址范围芯片组A15A14A13A12A11A10A9 A0地址范围RAM100100000 0000 0000(最低地址)11 1111 1111(最高地址)2000H23FFHRAM200100100 0000 0000(最低地址)11 1111 1111(最高地址)2400H27FFHRAM300101000 0000 0000(最低地址)11 1111 1111(最高地址)2800H2BFFHRAM400101100 0000 0000(最低地址)11 1111 1111(最高地址)2C00H2FFFH74LS138 G2BG2AG1CBAG2B=A15+IO/MWE=WR第49页/共51页I/O1I/O4RAM12114A9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A15ABC0Y1Y2Y3Y2BG2AG1A13A14GIO/MWRIO/MA151第50页/共51页感谢您的观看！第51页/共51页