《微电子工艺双极幻灯片.ppt》由会员分享，可在线阅读，更多相关《微电子工艺双极幻灯片.ppt（25页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、微电子工艺双极第1页，共25页，编辑于2022年，星期六2思考题思考题1.1.与分立器件工艺有什么不同？与分立器件工艺有什么不同？2.2.埋层的作用是什么？埋层的作用是什么？3.3.需要几块光刻掩膜版需要几块光刻掩膜版(mask)?(mask)?4.4.每块掩膜版的作用是什么？每块掩膜版的作用是什么？5.5.器件之间是如何隔离的？器件之间是如何隔离的？6.6.器件的电极是如何引出的？器件的电极是如何引出的？第2页，共25页，编辑于2022年，星期六3P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层埋层区区氧化氧化n+埋层区注入埋层区注入清洁表面清洁表面1.1.衬底准备衬底准备2.2.第
2、一次光刻第一次光刻N+隐埋层扩散孔光刻隐埋层扩散孔光刻 第3页，共25页，编辑于2022年，星期六4P-Sub生长生长n-外延外延隔离氧化隔离氧化光刻光刻p+隔离区隔离区p+隔离注入隔离注入p+隔离推进隔离推进N+N+N-N-3.3.外延层淀积外延层淀积4.4.第二次光刻第二次光刻P P+隔离扩散孔光刻隔离扩散孔光刻第4页，共25页，编辑于2022年，星期六5光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散5.5.第三次光刻第三次光刻P P型基区扩散孔光刻型基区扩散孔光刻第5页，共25页，编辑于2022年，星期六6光刻磷扩散区光刻磷扩散区磷扩散磷扩散P-SubN+N+
3、N-N-P+P+P+PP6.6.第四次光刻第四次光刻N+发射区扩散孔光刻发射区扩散孔光刻氧化氧化第6页，共25页，编辑于2022年，星期六7光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP7.7.第五次光刻第五次光刻引线接触孔光刻引线接触孔光刻 氧化氧化第7页，共25页，编辑于2022年，星期六8蒸镀金属蒸镀金属反刻金属反刻金属P-SubN+N+N-N-P+P+P+PP8.8.第六次光刻第六次光刻金属化内连线光刻金属化内连线光刻 第8页，共25页，编辑于2022年，星期六9NPN晶体管剖面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+Epitax
4、ial layer 外延层Buried Layer第9页，共25页，编辑于2022年，星期六10埋层的作用埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从上表面（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）引出，外延层电阻率较大且路径较长）BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小寄生pnp晶体管的影响晶体管的影响第10页，共25页，编辑于2022年，星期六11隔离的实现隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连通。型衬底连
5、通。因此，将因此，将n型外延层分割成若干个型外延层分割成若干个“岛岛”。2.P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛”与与“岛岛”之间形成两个背靠背的反偏二极管。之间形成两个背靠背的反偏二极管。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiPPN+N+N+N+CECEBB钝化层钝化层第11页，共25页，编辑于2022年，星期六12光刻掩膜版汇总光刻掩膜版汇总埋层区埋层区 隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区引线孔引线孔金属连线金属连线第12页，共25页，编辑于2022年，星期六13外延层电极的引出外延层电极的引出欧姆接触电极：欧姆接触
6、电极：金属与掺杂浓度较低的外延层相接金属与掺杂浓度较低的外延层相接触易形成整流接触触易形成整流接触（金半接触势垒二极管）（金半接触势垒二极管）。因此，。因此，外延层电极引出处应增加浓扩散外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB金属与半导体接触金属与半导体接触？形成欧姆接触的方法？形成欧姆接触的方法？低势垒，高复合，高掺杂低势垒，高复合，高掺杂第13页，共25页，编辑于2022年，星期六1415.2 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺 在双双极极型型集集成成
7、电电路路的基本制造工艺中，要不断地进行光刻、扩散、氧化光刻、扩散、氧化的工作。第14页，共25页，编辑于2022年，星期六15双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤（1）衬底选择衬底选择 对于典型的PNPN结结隔隔离离双极集成电路，衬底一般选用 P型硅。芯片剖面如图。第15页，共25页，编辑于2022年，星期六16双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤（2 2）第一次光刻第一次光刻NN+隐埋层扩散孔隐埋层扩散孔光刻光刻 一般来讲，由于双极型集成电路中各元器件均从上表面实现互连，所以为了减少寄生的集电极串串联联电电阻阻效效应应，在制作元器件的外延层和衬
8、底之间需要作NN+隐埋层隐埋层。第16页，共25页，编辑于2022年，星期六17第第一一次次光光刻刻N+隐隐埋埋层层扩扩散散孔孔光光刻刻 从上表面引出第第一一次次光光刻刻的掩掩模模版版图图形形及隐埋层扩散隐埋层扩散后的芯片剖面芯片剖面见图。第17页，共25页，编辑于2022年，星期六18双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤（3）外延层淀积外延层淀积 外延层淀积外延层淀积时应该考虑的设计参数设计参数主要有：外延层电阻率epi和外延层厚度Tepi。外延层淀积后的芯片剖面如图。第18页，共25页，编辑于2022年，星期六19双极型集成电路基本制造工艺步骤双极型集成电路基本制造
9、工艺步骤（4 4）第二次光刻）第二次光刻P+隔离扩散孔光刻隔离扩散孔光刻 隔隔离离扩扩散散的目的是在硅衬底上形成许多孤立的外外延延层层岛岛，以实现各元件间的电隔离电隔离。目前最常用的隔离方法是反反偏偏PNPN结结隔隔离离。一般P型衬底接最负电位，以使隔离结处于反偏，达到各各岛岛间间电电隔隔离离的目的。第19页，共25页，编辑于2022年，星期六20第第 二二 次次 光光 刻刻P+隔隔 离离 扩扩 散散 孔孔 光光 刻刻 隔离扩散孔的掩模版图形及隔离扩散后的芯片剖面图如图所示。第20页，共25页，编辑于2022年，星期六21双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（5 5
10、）第三次光刻）第三次光刻P型基区扩散孔光刻型基区扩散孔光刻 基区扩散孔基区扩散孔的掩模版图形及基区扩散后的芯片剖面图如图的掩模版图形及基区扩散后的芯片剖面图如图所示。所示。第21页，共25页，编辑于2022年，星期六22双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（6 6）第四次光刻）第四次光刻N+发射区扩散孔光刻发射区扩散孔光刻 此次光刻还包括集电极、N型电阻的接触孔和外延层的反偏孔。第22页，共25页，编辑于2022年，星期六23第四次光刻第四次光刻N+发射区扩散孔光刻发射区扩散孔光刻 NN+发射区扩散孔发射区扩散孔的掩模图形及N+发射区扩散后的芯片剖面图芯片剖面图如图所示。第23页，共25页，编辑于2022年，星期六24双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（7）第五次光刻第五次光刻引线接触孔光刻引线接触孔光刻 此次光刻的掩模版图形如图所示。第24页，共25页，编辑于2022年，星期六25双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（8 8）第六次光刻）第六次光刻金属化内连线光刻金属化内连线光刻 反刻铝反刻铝形成金属化内连线后的芯片复合图芯片复合图及剖面图剖面图如图。第25页，共25页，编辑于2022年，星期六