《采用中 大规模集成电路逻辑设计.pptx》由会员分享，可在线阅读，更多相关《采用中 大规模集成电路逻辑设计.pptx（55页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、一、二进制并行加法器1.一般并行加法器的缺点C0 S0A0 B0 C-1C1 S1A1 B1 C0C2 S2A2 B2 C1C3 S3A3 B3 C2Ci SiAi Bi Ci-1第1页/共55页2.改进（先行进位并行加法器）Ci=（Ai+Bi）Ci-1+AiBi设Pi=Ai+Bi，Gi=AiBi用代入法：C0=P0C-1+G0C1=P1P0C+P1G0+G1C2=P2P1P0C+P2P1G0+P2G1+G2C3=P3P2P1P0C+P3P2P1G0+P3P2G1+P3G2+G3第2页/共55页F4 F3 F2 F1A4A3A2A1 B4B3B2B1FC4C074283四位二进制加法器第3页/
2、共55页3.芯片举例例1、用74283设计一个四位加法/减法器。分析：加法可直接实现；减法：A-B补=A补+-B补 -B补=B原按位求反，末位+1所以增加一个功能控制端M=0，加法，C0=0=1，减法，C0=1第4页/共55页例2、用74283设计一个8421BCD码到余3码的代码转换器。例3、用74283设计一个1位十进制数加法器。用BCD码表示一位十进制数，由于74283进行的是二进制加法运算，所以需要对运算结果进行修正。第5页/共55页十 二进制和8421 BCD和修正标志0123456789000000000100010000110010000101001100011101000010
3、01000000000100010000110010000101001100011101000010010000000000十二进制和8421 BCD和修正标志101112131415161718190101001011011000110101110011111000010001100101001110000100011001010011101001010110110101111100011001111111111116171819202122232425第6页/共55页和的范围为0到19，在09范围时，直接输出；在1019范围时，需要+6修正，所以需两片74283芯片。A4A3A2A1B4B
4、3B2B1F4 F3 F2 F1FC4C0修正标志：F=C4+F2F4+F3F4A4A3A2A1B4B3B2B1F4 F3 F2 F1FC4C000000110修正标志第7页/共55页二、数值比较器7485 AB，A=B为三个级联输入端，用于扩展比较数的位数：一片4位，两片8位，n片4n位。级联时高位7485的级联输入端分别连接低位7485的三个输出端，只用1片7485时，三个级联输入端应分别接001。A3B3A2B2A1B1A0B0ABABFABFA=B7485第8页/共55页三、译码器 译码器是将二进制代码翻译成十进制数字或字符的电路，如：数字仪表显示器、地址译码器、指令译码器等。译码器是
5、n输入，2n输出的电路。常见有二-四译码器，三-八译码器，四-十六译码器等。以三、八译码器（74138）为例。第9页/共55页74138三-八译码器Y7Y6Y5Y4 Y3 Y2 Y1Y0A2A1A0S3S2S1输出端使能控制端输入端第10页/共55页S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71 0 01 0 01 0 0 1 0 0 1 0 01 0 01 0 0 1 0 00 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1
6、 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1真值表：第11页/共55页 Y0 =M0=m0 Y1 =M1=m1 Y3 =M3=m3 Y2 =M2=m2 Y4 =M4=m4 Y7 =M7=m7 Y6 =M6=m6 Y5 =M5=m5第12页/共55页应用举例1.地址译码器实例A7A0地址线（8条）256 内存单元01255地址译码器微处理器第13页/共55页2.用74183实现全减器 全减器：考虑低位向高位的借位的减法运算逻辑电路。AiBiG
7、i-1Di Gi真值表：Ai Bi Gi-1Di Gi0 0 0 0 0 1 0 1 0 0 1 10 0 1 1 1 1 0 1 Ai Bi Gi-1Di Gi1 0 0 1 0 1 1 1 0 1 1 11 0 0 0 0 0 1 1 Di=m1+m2+m4+m7=m1 m2 m4 m7Gi=m1+m2+m3+m7=m1 m2 m3 m7=Y1 Y2 Y3 Y7=Y1 Y2 Y4 Y7第14页/共55页电路图：A2A1A0Y7Y6Y5Y4 Y3 Y2 Y1Y0&。DiGi&。Ai BiGi-1S3S2S10 0 1第15页/共55页3.用74183实现四-十六译码器第16页/共55页ABC
8、D Y0Y1Y2Y3Y4Y5Y6Y7 Y0Y1Y2Y3Y4Y5Y6Y70 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
9、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 11 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
10、 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0第17页/共55页分析：四输入，十六输出，需要用两片74138；00000111时，74138工作，10001111时，74138工作。Y7Y6Y5Y4 Y3 Y2 Y1Y0A2A1A0S3S2S1Y7Y6Y5Y4 Y3 Y2 Y1Y0A2A1A0S3S2S17413874138B C DA0100第18页/共55页四、多路选择器 多路选择器是多输入，单输出的组合逻辑电路，其功能为从多个输入中选择一个传送到输出端口。常见有四路选择器、八路选择器、十六路选择器等。第19页/共5
11、5页A1A0D3D2D1D0W选择控制端输出端输入端74153 W=A1A0D0+A1A0D1+A1A0D2+A1A0D3A1A0D0D1D2D3W0 0 0 1 1 0 1 1d0 d1 d2 d3d0 d1 d2 d3第20页/共55页 多路选择器可实现任意一个n变量的逻辑函数，一般取其中的n-1个变量作为多路选择器的选择信号，另外一个变量作为数据输入。举例 例1.用74153实现设A1=1，A0=B，Di=C 形式转换第21页/共55页练习：用74153实现F（A，B）=AB+ABA1A0D3D2D1D0W0110A BF第22页/共55页课前练习：用JK触发器设计一个十进制同步递增计数
12、器。状态图：0000 0001 0010 0011 01001001 1000 0111 0110 0101第23页/共55页状态表：Q4Q3Q2Q1Q4n+1Q3n+1Q2n+1Q1n+10 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0
13、 0 d QnQn+1J K0 0 0 1 1 0 1 10 d 1 d d 1 d 0激励表：画激励函数卡诺图第24页/共55页J4=Q3Q2Q1，K4=Q1，J3=K3=Q2Q1 J2=Q4Q1，K2=Q1，J1=K1=1第25页/共55页画电路图检测：由所设计电路图可得：Q4n+1=Q3Q2Q1Q4+Q1Q4Q3n+1=Q2Q1Q3+Q2Q1Q3Q2n+1=Q4Q2Q1+Q1Q2Q1n+1=Q10000 0001 0010 0011 0100 0101 0110 0111 1000 1001101010111101110011111110有自恢复能力第26页/共55页五、计数器 计数器是
14、对输入脉冲信号进行计数的时序逻辑部件。分类：脉冲信号同步异步计数进制十进制二进制N进制计数方法可逆计数减法计数加法计数第27页/共55页 四位二进制可逆计数器74193CrLD DCBACPUCPDQDQCQBQA1 0 0 0 0 00dcba d c b a01 1加1计数01 1 减1计数ABCDQAQBQCQDQCB QCC CrLDCPD CPU74193Cr：清0；LD：预置控制，Cr=0的前提下，若LD=0，则使输出端为输入信号，LD=1时开始计数；D，C，B，A：数据输入端，用于设置计数初值；CPU，CPD：计数脉冲QDQCQBQA：计数值输出；QCC，QCB：进位、借位输出第
15、28页/共55页 计数过程：1100101110101111000010000001001000110100010101100111100111011110QCCQCB第29页/共55页 举例：用74193可实现任意模M计数器（M16）。例1.用74193设计模10加法计数器。0000100000010010001101000101011001111001 分析：利用74193的清0功能，当计数值由1001变到1010瞬间，计数值清0。1010第30页/共55页LDCPD CPU1 cpABCD1QCB QCC Cr74193QAQBQCQD&Q0Q1Q2Q30101第31页/共55页 例2.
16、用74193设计模12递减计数器。1100101110101111110111101000011101100101010010010011 分析：在输出由0100变到0011的瞬间，输出值又回到1111（由预置功能实现）。第32页/共55页ABCDQAQBQCQDQCB QCC CrLDCPD CPU741931Q0Q1Q2Q3111101100第33页/共55页 例3.用74193实现两位十进制递增计数器。A B C DQAQBQCQDQCB QCC CrLDCPD CPU74193高A B C DQAQBQCQDQCB QCC CrLDCPD CPU74193低Q0Q1Q2Q3Q0Q1Q2
17、Q3&1111cp&第34页/共55页 六、寄存器 寄存器是用于接收、存放、传送数据的电路。可用时序逻辑电路实现，也可用组合逻辑电路实现。分类：按功能分按传输方式串入-串出移位寄存器基本寄存器串入-并出并入-串出并入-并出第35页/共55页 中规模集成四位双向移位寄存器74194Cr CP MB MA DR DL D0 D1 D2 D3Q0 Q1 Q2 Q30 1 0 1 1 1 d0 d1 d2 d3 1 0 1 1 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 0 0 0 0 保 持 d0 d1 d2 d3 1 Q0n Q1nQ2n 0 Q0n Q1nQ2n Q1n Q2nQ
18、3n 1 Q1n Q2nQ3n 0保 持D3D2D1D0Q3Q2Q1Q0DRMA MB cp Cr74194DLD0D1D2D3：并行数据输入端DR：右移控制DL：左移控制Q0Q1Q2Q3：数据输出11送数01右移10左移00保持MBMA：工作方式控制第36页/共55页 举例用74194构成模4环形计数器（初态1100）状态图1100011000111001 分析：当Q3=0时，相当于右移补0；Q3=1时，相当于右移补1。第37页/共55页D3D2D1D0Q3Q2Q1Q0DRMA MB CP Cr74194DL0011cp 1 开始时MBMA输入11，并行输入1100，然后将MBMA变为01，
19、右移数据。1 10 1第38页/共55页 七、只读存储器存储器RAMROM动态 DRAM静态 SRAM掩膜 ROM可擦编程 EROM可编程 PROM第39页/共55页 1.ROM结构不连通连通不可编程连通可编程第40页/共55页&11A0A1A2F0F1n位地址输入，m位数据输出，存储容量为存储容量：2nm位第41页/共55页A0A0A1A1A2A2F0F1与阵列或阵列 阵列逻辑图画法第42页/共55页例1.用ROM实现一个二进制数到格雷码的代码转换器B3B2B1B0G3G2G1G000000001001000110100010101100111000000010011001001100111
20、01010100B3B2B1B0G3G2G1G01000100110101011110011011110111111001110111111011001101110101000第43页/共55页第44页/共55页B3B3B2B2B1B1B0B00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 G0G1G2G3第45页/共55页 例2.用ROM实现一个发生器,输入为四位二进制数（由计数器产生0-15）,输出为8421BCD码,串行地产生常数=3.14159263589793。第46页/共55页A3A2A1A0F3F2F1F000000001001000110100010
21、1011001110011000101000001010110010010011031415926A3A2A1A0F3F2F1F0100010011010101111001101111011110101001101011000100101111001001153589793第47页/共55页第48页/共55页A3A3A2A2A1A1A0A00 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 F3F2F1F0第49页/共55页八、可编程逻辑阵列PLA（Progamable Logic Array）与ROM 区别：与阵列和或阵列都可编程。所以输入为n变量时，与门一般2n。“
22、输入数-与门数-输出数”第50页/共55页例1.用PLA实现F1（A，B，C）=AB+AC F2=m2+m5+m6化简F2=ABC共3个与项，所以用3个与门AABBCCF1F2第51页/共55页九、显示器CRT 阴极射线管LED 发光二极管LCD 液晶常用的LED为七段数码显示器，由7个发光二极管组成。ag+5vafgedcbabcde f g第52页/共55页例.设计一个LED专用译码器。首先确定译码器输入与输出的个数。A3A2A1A0abcdefg0000000100100011010001010110011111111100110000110110111110010110011101101110111111110000A3A2A1A0abcdefg1000100110101011110011011110111111111111110011d第53页/共55页用卡诺图法化简可得a、b、c、d、e、f、g的最简表达式。LED专用译码器集成芯片74477447abcdefgA3A2A1A0abcdefg第54页/共55页感谢您的观看！第55页/共55页