《数字电路技术时序逻辑电路分析正式总结.pptx》由会员分享，可在线阅读，更多相关《数字电路技术时序逻辑电路分析正式总结.pptx（56页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、16.1 概述6.2 时序逻辑电路的一般分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法第六章 时序逻辑电路第1页/共56页2一、一、时序逻辑电路特点时序逻辑电路特点 1.功能上：任何一个时刻的输出状态不仅取决于该时刻的输入信号，还与电路原来的状态有关。例如：串行加法器，两个多位数由高到低依次相加。6.1 概 述2.电路结构上：包含存储电路和组合电路 存储器状态和输入变量共同决定输出第2页/共56页3二、二、时序电路的一般结构形式与功能描述方法时序电路的一般结构形式与功能描述方法 6.1 概 述输入信号输出信号存储电路的输入信号存储电路的输出信号x1xny1yiz1zj
2、q1qk组合逻辑电路组合逻辑电路存储电路存储电路Z =G（X，Qn）驱动方程Qn+1=H（Z，Qn）状态方程Y =F（X，Qn）输出方程 第3页/共56页4三、三、时序电路的分类时序电路的分类6.1 概 述1、同步时序电路 与 异步时序电路同步：存储电路中所有触发器的时钟使用统一的 cp,状态变化发生在同一时刻异步：没有统一的 cp,触发器状态的变化有先有后2、Mealy型 和 Moore型Mealy型：Y=F(X,Q)与X、Q有关Moore型：Y=F（Q）仅取决于电路状态第4页/共56页5分析步骤同步时序逻辑电路分析举例6.2 时序逻辑电路分析方法第5页/共56页6同步时序逻辑电路的分析分析
3、：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：1.从给定电路写出存储电路中每个触发器的驱动方程（触发器输入的逻辑式），得到整个电路的驱动方程2.将驱动方程代入触发器的特性方程，得到触发器状态3.从给定电路写出输出方程第6页/共56页7分析：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：4.若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算得电路次态和输出值：以得到的次态作为新的初态，和这时的输入变量取值一起，再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续，将结果列为真值表形式，便得到
4、状态转换表。同步时序逻辑电路的分析第7页/共56页8分析：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：5.根据状态转换表，画出状态转换图。同步时序逻辑电路的分析第8页/共56页9J1=Q2nQ3n，K1=1J2=Q1n，K2=Q1nQ3nJ3=Q1nQ2n，K3=Q2n 写电路的驱动方程：写出输出方程为Y=Q2Q3例例 11第9页/共56页10状态转换表同步时序逻辑电路的分析写出状态转换表第10页/共56页11J1=Q2nQ3n，K1=1J2=Q1n，K2=Q1nQ3nJ3=Q1nQ2n，K3=Q2n 写电路的驱动方程：写出输出方程为Y=Q2Q3代入JK触发
5、器的特征方程 中，得状态方程为：Q1n+1=Q2Q3 Q1 Q2n+1=Q1 Q2+Q1Q3 Q2 Q3n+1=Q1Q2Q3+Q2Q3例例 11第11页/共56页12Q1n+1=0 0 0=1 1=1Q2n+1=0 0+0 0 0=0Q3n+1=0 0 0+0 0=0 Y=0 0=0例题中电路无输入变量，次态和输出只取决于电路的初态，设初态为Q3Q2Q1=000，代入其状态方程及输出方程，得：又以100为初态，代入得 Q1n+1=0 0 1=0Q2n+1=1 0+1 0 0=1Q3n+1=1 0 0+0 0=0 再以再以010为初态，代入得为初态，代入得如此继续，依次得到如此继续，依次得到10
6、0，101，110，000，又返回最初设定的初态，又返回最初设定的初态，列出其状态转换表。列出其状态转换表。若电路初态为若电路初态为111，代入方程得：，代入方程得：Q3Q2Q1=000，Y=1Q1n+1=1 0 0=0 0=1Q2n+1=0 1+0 0 1=1Q3n+1=0 1 0+1 0=0 第12页/共56页13状态转换表同步时序逻辑电路的分析写出状态转换表状态转换表第13页/共56页14状态转换图：状态转换图：更形象表示时序电路的逻辑功能。更形象表示时序电路的逻辑功能。代表转换方向，输入变量取值写出斜线之上，输出代表转换方向，输入变量取值写出斜线之上，输出值写在斜线之下。值写在斜线之下
7、。代表状态代表状态同步时序逻辑电路的分析画出状态图第14页/共56页15每经过七个时钟触发脉冲以后输出端每经过七个时钟触发脉冲以后输出端 Y从低电平跳变为高电平，从低电平跳变为高电平，且电路的状态循环一次。且电路的状态循环一次。若电路初态为若电路初态为111，代入方程得：，代入方程得：Q3Q2Q1=000，Y=1，经一个，经一个CP作用后仍能进入有效状态，这叫计数器具有作用后仍能进入有效状态，这叫计数器具有自启动能力。自启动能力。逻辑功能：逻辑功能：电路具有对时钟信号进行计数的功能，且计数容量电路具有对时钟信号进行计数的功能，且计数容量等于七，称为七进制计数器。等于七，称为七进制计数器。同步时
8、序逻辑电路的分析第15页/共56页16时序图：时序图：在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫在时钟脉冲序列作用下电路状态，输出状态随时间变化的波形图叫做时序图。做时序图。同步时序逻辑电路的分析第16页/共56页171JC11K1JC11K1JC11KCPQ2FF0FF1FF2Q0Q1YQ2例例 21.1.驱动方程驱动方程J0=Q2n K0=1J1=K1=Q0nJ2=Q0nQ1n K2=1 2.2.状态方程状态方程将驱动方程代入JK触发器特征方程 状态方程状态方程 Q0n+1 =Q2nQ0nQ1n+1 =Q0nQ1n+Q0nQ1nQ2n+1=Q0nQ1nQ2n3.输出方程 Y
9、=Q2n 第17页/共56页18Q2nQ1nQ0n Q2n+1 Q1n+1 Q0n+1Y000010011001010000100110010100000011110111010001100001116.2.2 同步时序逻辑电路分析 4.4.列状态转换表列状态转换表 第18页/共56页195.5.画状态图画状态图 Q2Q1Q0 000 001 010 011 100 101 110 111/0/0/0/0/1/1/1/16.2.2 同步时序逻辑电路分析 第19页/共56页20可以看出，000、001、010、011、100这五个状态构成了一个循环，即每输入五个脉冲就循环一周，通常这种时序逻辑电
10、路称为五进制计数器，并且这五种状态称为有效状态，其余的三种状态称为无效状态。如果设初态为111（无效状态），经一个CP作用后仍能进入有效状态，这叫计数器具有自启动能力。6.2.2 同步时序逻辑电路分析 第20页/共56页216、画波形图 CPQ0Q1Q26.2.2 同步时序逻辑电路分析 第21页/共56页22一、数据寄存器二、移位寄存器三、集成寄存器6.3 常用的时序逻辑电路-寄存器 第22页/共56页23一、寄存器：用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码只要求其中每个触发器可置1，置06.3.1 常用的时序逻辑电路-寄存器 lD边沿触发器是最简单的数据寄存器
11、。在CP脉冲作用下，它能够寄存一位二进制代码。l当 D=0时，在CP脉冲的边沿将 0寄存在 D触发器中；l当 D=1时，在CP脉冲作用下将 1寄存在 D触发器中。第23页/共56页24一、寄存器：用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码只要求其中每个触发器可置1，置06.3.1 常用的时序逻辑电路-寄存器 例例 174 LS 75cp 高电平期间,Q 随D 改变第24页/共56页256.3.1 常用的时序逻辑电路-寄存器 74 LS 175CP 将存入D0-D3,与此前后的状态无关,有异步置 0 功能例例 2第25页/共56页261 1、具有存储和移位的功能、具
12、有存储和移位的功能 6.3.1、移位寄存器（代码在寄存器中左右移动）从从CP上升沿开始到输出新状态的建立需要经过一段传输延迟时上升沿开始到输出新状态的建立需要经过一段传输延迟时间，所以当间，所以当CP上升沿同时作用于所有触发器时，它们输入端的上升沿同时作用于所有触发器时，它们输入端的状态都未改变。状态都未改变。于是，于是，F1按按Q0原来的状态翻转，原来的状态翻转，F2按按Q1原来的状态翻转，原来的状态翻转，F3按按Q2原来的状态翻转，同时，输入端的代码存入原来的状态翻转，同时，输入端的代码存入F0，总的效果是，总的效果是寄存器的代码依次右移一位寄存器的代码依次右移一位。例如在四个。例如在四个
13、CP周期内输入代码依周期内输入代码依次为次为1011，第26页/共56页271 1、具有存储和移位的功能、具有存储和移位的功能 6.3.1、移位寄存器（代码在寄存器中左右移动）经过经过4个个CP信号后，串行输入的四位代信号后，串行输入的四位代码全部移入了移位寄存器，并在四个输码全部移入了移位寄存器，并在四个输出端得到并行输出代码。利用移位寄存出端得到并行输出代码。利用移位寄存器可实现代码的串行器可实现代码的串行并行转换。若再并行转换。若再加加4个个CP信号，寄存器中的四位代码还信号，寄存器中的四位代码还可以从串行端依次输出。可以从串行端依次输出。第27页/共56页281 1、具有存储和移位的功
14、能、具有存储和移位的功能 应用：代码转换，串 并数据运算6.3.1、移位寄存器（代码在寄存器中左右移动）第28页/共56页29器件实例：器件实例：74LS194 74LS194 左/右移，并行输入，保持，异步置零等功能6.3.1、移位寄存器（代码在寄存器中左右移动）第29页/共56页30通过控制S1,S0就可以选择194的工作状态CPS0S1Q0Q1Q2Q3D0D1D2D3DILRDDIR74LS1946.3.1、移位寄存器（代码在寄存器中左右移动）第30页/共56页31扩展应用扩展应用 （四位（四位 八位）八位）并行数据输入并行数据输出6.3.1、移位寄存器（代码在寄存器中左右移动）第31页
15、/共56页32用于计数、分频、定时产生节拍脉冲等分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制 按计数容量分，十进制，60进制。6.3.2、计数器第32页/共56页336.3.2、计数器一、同步计数器1.同步二进制计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为第33页/共56页34状态转换表状态转换表第34页/共56页35电路的状态转换图电路的状态转换图Q0n+1=Q0 Q1n+1=Q
16、0Q1+Q0Q1 Q2n+1=Q0Q1Q2+Q0Q1Q2 Q3n+1=Q0Q1Q2Q3+Q0Q1Q2Q3每输入每输入16个计数脉冲计数个计数脉冲计数器工作一个循环，并在输器工作一个循环，并在输出端出端 Q3产生一个进位输出产生一个进位输出信号，所以又把这个电路信号，所以又把这个电路叫十六进制计数器。叫十六进制计数器。电路的状态方程：电路的状态方程：第35页/共56页36同步二进制加法计数器的时序图 CPCPQ312345678910111213141516 Q0 Q1 Q2由时序图上可以看出，若计数输入脉冲的频率为由时序图上可以看出，若计数输入脉冲的频率为f0，则，则Q0、Q1、Q2、和和Q3
17、端输出脉冲的频率将依次为端输出脉冲的频率将依次为f0/2、f0/4、f0/8、和和f0/16。针对计数器的这种分频功能，也把它叫做分频器。针对计数器的这种分频功能，也把它叫做分频器。第36页/共56页376.3.2、计数器器件实例：器件实例：74LS161 74LS161 第37页/共56页38异步清零0000 TTC0Q3Q2Q1Q0D3D2D1D0LDRDTP74LS161CP器件实例：器件实例：74LS161 74LS161 6.3.2、计数器第38页/共56页39同步并行置数0d3 d2 d1 d0d3 d2 d1 d0脉冲脉冲 TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74
18、LS161CP器件实例：器件实例：74LS161 74LS161 6.3.2、计数器第39页/共56页40 11TTTP=0保持TTTP=1计数 TTC0Q3Q2Q1Q0D3D2D1D0LDCRTP74LS161CP脉冲脉冲器件实例：器件实例：74LS161 74LS161 6.3.2、计数器第40页/共56页41同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：6.3.2、计数器第41页/共56页42用用T触发器接成的同步触发器接成的同步二进制减法计数
19、器二进制减法计数器同步二进制减法计数器同步二进制减法计数器的状态转换真值表的状态转换真值表第42页/共56页43单时钟同步十六进制单时钟同步十六进制加加/减计数器减计数器74LS191有些应用场合要求计有些应用场合要求计数器既能进行递增计数器既能进行递增计数又能进行递减计数，数又能进行递减计数，这就需要做成加这就需要做成加/减计减计数器。数器。74191具有异步预置数具有异步预置数功能。功能。电路只有一个时钟信电路只有一个时钟信号输入端，电路的加、号输入端，电路的加、减由减由U/D的电平决定，的电平决定，所以称这种电路结构所以称这种电路结构为单时钟结构。为单时钟结构。第43页/共56页4474
20、191的功能表74191的时序图：的时序图：CP0是串行时钟输出是串行时钟输出端。当端。当C/B=1的情况的情况下，在下一个下，在下一个CPI上上升沿到达前升沿到达前CPO端有端有一个负脉冲输出一个负脉冲输出第44页/共56页452.同步十进制计数器加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。6.3.2、计数器第45页/共56页46状态转换表：状态转换表：第46页/共56页47电路的状态转换图电路的状态转换图第47页/共56页48同步十进制加法计数器同步十进制加法计数器74LS160的逻辑图的逻辑图74160的功能表与的功能表与7416
21、1的功能表相的功能表相同同第48页/共56页496.3.2、计数器器件实例：器件实例：74LS160 74LS160 第49页/共56页508421BCD码同步加法计数器74LS16074LS160功能表 CR LD TT TP CP D3 D2 D1 DO 输 入输 出功能说明Q3 Q2 Q1 Q0 0 0 0 0 0 异步清零 1 0 d3 d2 d1 d0 d3 d2 d1 d0 同步置数 1 1 0 1 1 0 保持 保持 保持 1 1 1 1 十进制计数计数6.3.2、计数器第50页/共56页51 74LS160、74LS161均是异步清零、同步预置4位计数器，外形及引脚相同，不同的是74LS160是十进制计数，74LS16是二进制计数。6.3.2、计数器第51页/共56页526.3.2、计数器减法计数器基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行第52页/共56页53状态转换表状态转换表第53页/共56页54状态转换图第54页/共56页556.3.2、计数器十进制可逆计数器基本原理一致，电路只用到00001001的十个状态实例器件单时钟：74190,168双时钟：74192第55页/共56页56感谢您的观看！第56页/共56页