《数字电路 五学习.pptx》由会员分享，可在线阅读，更多相关《数字电路 五学习.pptx（57页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性第1页/共57页 1、时序逻辑电路锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。第2页/共57页2、锁存器与触发器共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。不同点：锁存器-对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改
2、变状态。触发器-对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。CP CP 第3页/共57页5.1 5.1 双稳态存储单元电路双稳态存储单元电路双稳态的概念双稳态存储单元电路 1、电路结构 Q端的状态定义为电路输出状态。电路有两个互补的输出端反馈第4页/共57页2、逻辑状态分析电路具有记忆1位二进制数据的功能 如 Q=1如 Q=01001101100电路的1状态电路的0状态第5页/共57页3、模拟特性分析 I1=O2 O1=I2图中两个非门的传输特性第6页/共57页锁存器5.2 锁存器1、基本SR锁存器初态：R、S信号作用前Q端的状态，初态用Qn表示。次态：R、S信号作
3、用后Q端的状态次态用Qn+1表示。第7页/共57页1)工作原理R=0、S=0状态不变00若初态 Qn=1101若初态 Qn=001000第8页/共57页无论初态Qn为0或1，锁存器的次态都为1态。信号消失后新的状态将被记忆下来。01若初态 Qn=1101若初态 Qn=0010010R=0、S=1置1第9页/共57页无论初态Qn为0或1，锁存器的次态都为0态。信号消失后新的状态将被记忆下来。10若初态 Qn=1110若初态 Qn=0100101R=1、S=0置0第10页/共57页1100S=1、R=1无论初态Qn为0或1，触发器的次态 、都为0。状态不确定约束条件:SR=0当S、R同时回到0时，
4、由于两个或非门的延迟时间无法确定，使得锁存器最终稳定状态也不能确定。锁存器的输出既不是0态，也不是1态第11页/共57页2）逻辑符号与逻辑功能表因此，称S为置1端，R为置0端，都是高电平有效功能表 001101011010不变00不变Q锁存器状态保持01不确定第12页/共57页3）工作波形不变 置1不变置0置1 不变不变01001000000010QQ第13页/共57页4）用与非门构成的基本SR锁存器c.国标逻辑符号a.电路图b.功能表 110010100101不变11不变Q约束条件:SR=0第14页/共57页 例 运用基本SR锁存器消除机械开关触点抖动引起的脉冲输出。第15页/共57页开关接
5、A时振动,Q=1 开关离开A Q不变开关接 B振动 Q=0开关起始状态:接B,=0 =1 Q=0RS开关转接A,=1 =0 Q=1RS离开B =1 =1 Q不变RS第16页/共57页2、逻辑门控SR锁存器 电路结构 国标逻辑符号基本SR锁存器使能信号控制门电路第17页/共57页工作原理：S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1不定E=1：E=0：状态发生变化。状态不变Q3=S Q4=R第18页/共57页例 逻辑门控SR锁存器的E、S、R的波形如虚线上边所示，锁存器的原始状态为Q=0，波形试画出Q3、Q4、Q和Q第19页
6、/共57页锁存器1、逻辑门控D锁存器国标逻辑符号逻辑电路图第20页/共57页=SS=0 R=1D=0Q=0D=1Q=1E=0不变E=1=DS=1 R=0D锁存器的功能表置10111置01001保持不变不变0功能QDEQ逻辑功能第21页/共57页2、传输门控D锁存器 (c)E=0时(b)E=1时(a)电路结构TG2导通，TG1断开 TG1导通，TG2断开Q=DQ 不变第22页/共57页(d)工作波形Q Q 第23页/共57页3、D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。D锁存器的定时图第24页/共57页74HC/HCT373 八D锁存器4、
7、典型集成电路第25页/共57页74HC/HCT373的功能表L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。工作模式输 入内部锁存器状 态输 出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H高阻H高阻OE第26页/共57页5.3 触发器的电路结构和工作原理锁存器与触发器锁存器在E的高(低)电平期间对信号敏感触发器在CP的上升沿(下降沿)对信号敏感在VerilogHDL中对锁存器与触发器的描述语句是不同的第27页/共57页主锁存器与从锁存器结构相同1、电路结构主从触发器TG1和TG4的工作状态相同TG2和TG3的工作状态
8、相同第28页/共57页2、由传输门组成的CMOS边沿D触发器 工作原理：TG1导通，TG2断开输入信号D 送入主锁存器。TG3断开，TG4导通从锁存器维持在原来的状态不变。(1)CP=0时:=1，C=0，Q跟随D端的状态变化，使Q=D。第29页/共57页(2)CP由0跳变到1:=0，C=1，触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开从锁存器Q的信号送Q端。TG1断开，TG2导通输入信号D 不能送入主锁存器。主锁存器维持原态不变。D=X0110第30页/共57页 CP D 对CP上升沿敏感的边沿触发器工作波形逻辑符号第31页/共57页 CP D 工作波形逻辑符
9、号对CP下降沿敏感的边沿触发器第32页/共57页。3、典型集成电路 74HC/HCT74 中D触发器的逻辑图第33页/共57页 74HC/HCT74的功能表74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，正边沿触发的D触发器LHHHHHLLHHQn+1DCPHHLLHLLHLHHLQDCP输 出输 入国标逻辑符号直接置1直接置0完成D功能第34页/共57页RDQCPSDD已知触发器的输入波形，试对应画出Q端输出波形 第35页/共57页维持阻塞触发器1、电路结构 置0维持线响应输入D和CP信号根据 确定触发器的状态 由3个SR锁存器组成第36页/共57页CP=0 2、工作原理 Qn
10、+1=Qn（保持）D 信号进入触发器,为状态刷新作好准备Q1=DQ4=DD信号存于Q4G11&CPQ1&G2G33&G5Q2Q3S R Q4 D G6Q Q&G4011DD第37页/共57页当CP 由0 跳变为101DD100G11&CPQ1&G2G33&G5Q2 Q3S R G4Q4 D G6Q Q&DD在CP脉冲的上升沿，触发器按此前的D信号刷新第38页/共57页当CP=1在CP脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响 、的状态，Q的状态不变101100G11&CP Q1&G2G33&G5Q2 Q3 S R G4Q4 DG6Q Q&置1维持线置0 阻塞线1置1阻塞、置0维持线第3
11、9页/共57页3、典型集成电路-74F74 与主从D触发器的逻辑符号相同，因为其逻辑功能相同。第40页/共57页触发器的动态特性 动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。建立时间保持时间脉冲宽度传输延时时间传输延时时间第41页/共57页保持时间tH ：保证D状态可靠地传送到Q建立时间tSU ：保证与D 相关的电路建立起稳定的状态，使触发器状态得到正确的转换。最高触发频率fcmax ：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。触发脉冲宽度tW ：保证内部各门正确翻转。传输延迟时间tPLH和tPHL ：
12、时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间第42页/共57页5.4 触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号D 触发器JK 触发器T 触发器RS 触发器第43页/共57页 D 触发器 1、特性表 Qn DQn+10000111001112、特性方程Qn+1=D 3、状态图第44页/共57页J=K=0Qn=0Qn+1=0Qn=1Qn+1=1J=0 K=1 Qn=0Qn+1=0Qn=1Qn+1=0J=1 K=0Qn=0Qn+1=1Qn=1Qn+1=1J=K=1Qn=0Qn+1=1Qn=1Qn+1=0逻辑符号不变置0置1翻转触发器 第45页/共57页 翻 转10011111 置 11
13、1010011 置 000011100状态不变01010000 说 明Qn+1QnKJJ=XK=1J=1K=XJ=XK=0J=0K=X1、特性表 2、特性方程3、状态转换图第46页/共57页 例 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。第47页/共57页例 画出如图所示工作波形 JKQn+1 00Qn 01 0 10 1 11Qn JK触发器真值表第48页/共57页触发器 3、特性方程4、状态转换图2、特性表011101110000T1、逻辑符号 第49页/共57页5、T触发器国际逻辑符号 特性方程时钟脉冲每作用一次，触发器翻转一
14、次。输入端T固定接高电平第50页/共57页触发器 1、特性表 2、特性方程3、状态图Qn S RQn+100 0000100101011不确定不确定100110101101111不确定不确定SR=0（约束条件）第51页/共57页触发器功能的转换1、D触发器构成JK触发器组合电路DKJQn+1=D 第52页/共57页2、D触发器构成T触发器Qn+1=D 组合电路DT 第53页/共57页3、D触发器构成T触发器Qn+1=D CPQ二分频第54页/共57页锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。触发器按逻辑功能分类有D触发器、JK触发器、T（T）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。小 结第55页/共57页本章作业第56页/共57页感谢您的观看！第57页/共57页