《第2章逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《第2章逻辑门电路.ppt（44页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第2章章 逻辑门电路逻辑门电路2.1 概述概述2.2 TTL与非门电路与非门电路(NAND Gate Circuit)2.3 常见常见CMOS门电路门电路2.4 接口电路接口电路2.1 概述概述数字电路中，用来实现各种逻辑运算的电子电路，称作逻辑门电路。数字系统中常用高、低电平分别表示二值逻辑(只具有两种取值的逻辑关系)的1和0。获得高、低电平的基本方法如图所示。如果逻辑1用高电平表示，逻辑0用低电平表示，称为用正逻辑方法描述；反之，则称为用负逻辑方法描述。用来描述1和0这两种逻辑状态的高、低电平均允许有一定的变化范围，在正常变化范围内的高、低电平均可以正确的描述各自代表的逻辑状态。集成电路
2、的优点与分类 具有体积小、重量轻、抗干扰能力和带负载能力强等优点；(1)按电路类型和工艺可分为TTL电路、MOS电路、CMOS电路、ECL电路和HTL电路等。其中TTL电路和CMOS电路用的较多。(2)按使用场合可分为通用电路和专用电路（如音响、电视电路、通信专用电路、钟表电路和接口电路等）。(3)按器件工作速度可分为中速(也称标准型，如TTL中的54/74型)、高速(如TTL中的54/74H型、CMOS中的CC54/74HC型)和超高速(如ECL它由CE1600、CE10K、CE12K、CE8000C、E11C00和CE100K等系列组成)电路。(4)按功耗可分为一般电路(如标准TTL)和低
3、功耗电路(如CMOS电路和TTL中的54/74LS型电路)。(5)按器件功能可分为门电路及其组合单元、触发器、代码转换器(码制变换器)、计数器、移位寄存器、存储器和其他电路(如加法器、乘法器和数值比较器等)。集成逻辑门是最基本的数字集成电路。目前，数字芯片的集成度分为六大类：小规模集成电路SSI、中规模集成电路MSI、大规模集成电路LSI、超大规模集成电路VLSI、特大规模集成电路ULSI和巨大规模集成电路GSI，其分类标准如表所示。类 别 SSIMSILSIVLSIULSIGSI芯片所含门电路数 108 芯片所含元件个数 109 衡量门电路的性能指标1.传输延迟时间（传输延迟时间（Trans
4、mission Delay Time）2.功耗（功耗（Power Dissipation）3.逻辑电平（逻辑电平（Logic Level）4.阈值电压（阈值电压（Threshold Voltage）5.噪声容限（噪声容限（Noise Margin）6.扇入（扇入（FanIn），扇出），扇出(FanOut)7.工作温度范围（工作温度范围（Operating Temperature Range）2.2 TTL与非门电路与非门电路(NAND Gate Circuit)典型TTL与非门电路由三部分组成：输入级。由多发射极晶体管VT1和电阻R1组成。实现与逻辑关系。中间级。由VT2和R2、R3组成。在V
5、T2集电极和发射极获得两个相位相反的信号，驱动下一级电路。输出级。由VT3、VT4、VT5和R4、R5组成。当电路输入全部为高电平时，输出为低电平，称电路处于开启状态；输入中有一个或一个以上为低电平时，电路输出为高电平，称电路处于关闭状态。它们之间的逻辑关系为：电路中各管工作状态见下表输入输出VT1VT2VT3VT4VT5全为高电平 低电平倒置运用 饱和 微通 截止饱和有一个或以上为低电平 高电平深饱和 截止微饱和导通截止2.2.1 TTL与非门电路电气特性电路的抗干扰能力、负载能力、工作速度和功耗是应用数字电路的抗干扰能力、负载能力、工作速度和功耗是应用数字集成电路时所关心的重要参数。集成电
6、路时所关心的重要参数。1.抗干扰能力抗干扰能力 反映反映TTL与非门电路的输出电压与非门电路的输出电压vO随输入电压随输入电压vI变化的关系曲变化的关系曲线叫做电压传输特性，见下图。线叫做电压传输特性，见下图。电压传输特性曲线分为AB、BC、CD、DE四段 AB段，称为传输特性曲线的截止区。此时，vI0.6V，输出电压vO保持高电平VOH，vO不随vI变化。BC段，称为传输特性曲线的线性区。此时，0.6VvI1.3V，vO随vI增加而线性减小。CD段，称为传输特性曲线的转折区。vI在1.4V左右变化，随vI的微小增加，vO迅速下降至低电平VOL。DE段，称为传输特性曲线的饱和区。vI 1.4V
7、，vO保持低电平VOL，不随vI变化。与电压传输特性曲线相关的常用参数(1)输出高、低电平VOH、VOL。(2)输入高、低电平VIH、VIL。(3)输入信号噪声容限。包括输入信号高电平噪声容限VNH和低电平噪声容限VNL。2.带负载能力带负载能力逻辑电路的带负载能力通常用以下参数描述：(1)输入低电平电流IIL，是输入低电平时流出输入端的电流(2)输入高电平电流IIH，是输入高电平时流入输入端的电流。(3)输出低电平电流IOL，是输出低电平时流入输出端的电流；衡量门电路带灌电流负载的能力。(4)输出高电平电流IOH，是输出高电平时流出输出端的电流；衡量门电路带拉电流负载的能力。扇出系数NO 的
8、计算先计算带灌电流负载的能力。再计算带拉电流负载的能力。选择数值小的作为电路的扇出系数。即NO=NH=10。3.功耗功耗以下两个参数决定芯片的功耗PCC(1)输出低电平电源电流ICCL，是门电路输出为低电平时的电源电流。(2)输出高电平电源电流ICCH，是门电路输出为高电平时的电源电流。尖峰电流将导致电源平均功耗增大且对电路形成噪声源。所以，电路在工作(特别是高频工作)时，不能忽略动态尖峰电流的影响。4.平均传输延迟时间平均传输延迟时间tpd平均传输延迟时间tpd表示，它定义为导通延迟时间tPHL与截止延迟时间tPLH的平均值，即tpd=(tPHL+tPLH)/2。功耗PCC与平均传输延迟时间
9、tpd是一对矛盾：减小tpd会引起PCC的增大。因此，仅用tpd或PCC表征数字集成电路的性能是片面的，常用“功耗延迟积”即“PCC tpd”衡量数字集成电路的性能。该乘积越小越好。PCC tpd也被称为“功耗速度积”。2.2.2 可以线与的可以线与的TTL门电路门电路两个TTL门的输出端并联使用的后果：a.输出电平既非“1”(3.6V)，也非“0”(0.3V)，而是两者之间的某个值，导致逻辑混乱。b.输出级电流远大于正常值，导致功耗剧增，可能使门电路烧毁。将多个门电路的输出端并联起来得到的逻辑关系，称为线逻辑。线逻辑包括线与(Wired-AND)和线或(Wired-OR)逻辑。1.集电极开路
10、门（集电极开路门（OC门）门）OC门的组成：将原TTL与非门电路中的VT5管集电极开路，并取消了集电极电阻。为保证电路正常工作，必须外接一个电阻RL与电源VCC相连，称为上拉电阻。OC门实现与非逻辑功能：两个OC门电路并联在一起，可以完成“线与”逻辑功能。输出F与输入A、B、C、D之间的逻辑关系为：OC门电路，能够完成与或非的逻辑关系。为了保证OC门电路的正常工作，必须合理选择上拉电阻RL的大小。【例例2.1】利用OC与非门G1、G2并联驱动3输入与非门电路，如图所示。为保证电路正常工作，求RL的值。已知：OC门截止时的漏电流IOH=200A，导通时的灌电流为IOL=16mA，负载门G3、G4
11、、G5的IIH=40A，IIS=1mA，VIHmin=7V，VILmax=0.5V。解解 当两个OC门均输出高电平时，电阻RL上的压降最小，流过它的电流IL也最小，为OC门漏电流与下一级门漏电流的和。见图所示。所以，IL=2IOH+33IIH=20.2mA+330.04mA=0.76mA为满足OC门输出(即负载门输入)高电平VIHmin=2.7V，应使：ILRLmaxVCC-VIHmin。所以，当OC门G1输出低电平，OC门G2输出高电平时，每个负载门的IIS都将灌入输出为低电平的OC门G1，所以，IL=IOL-3IIS=16mA-31mA=13mA为满足OC门输出(即负载门输入)低电平VIL
12、max=0.5V，应使：ILRLminVCC-VILmax。所以，电阻RL的取值应满足：RLminRLRLmax，即：346RL3.03k 2.三态门（三态门（TSL门）门）三态门有三种输出状态：输出高电平、低电平、高阻状态(也称为禁止状态、开路状态)。上图中(a)为内部电路，(b)为逻辑符号。除正常输入端A、B，输出端F外，增加了控制端口C:C=1，电路完成正常与非功能；C=0时，输出端对地呈现高阻状态。将将C称为控制端或使能端。称为控制端或使能端。这是一种控制端为高电平有效的电路。另外一种电路，当控制端C为0时，实现与非功能；C=1时，输出端对地呈现高阻状态，其逻辑符号见图(c)所示。三态
13、门的基本用途是在数字系统中构成总线(Bus)。a.单向总线。b.双向总线。当C=1时，门G1正常工作，门G2处于高阻状态，信号 经门G1送至传输线上；当 C=0时，门G2正常工作，门G1处于高阻状态，传输线 上的信号经门G2进行传递。2.2.3 TTL门电路使用注意事项门电路使用注意事项1电源和地电源和地 电源的变化范围应控制在VCC(5V)的10%以内；对要求严格的电源，应控制在VCC的0.25%变化范围内。要注意消除动态尖峰电流。尖峰电流会干扰门电路的正常工作，严重时造成逻辑错误。降低尖峰电流应注意布线时尽量减小分布电容，并降低电源内阻。同时，为了保证系统正常工作，必须保证电路接地的良好性
14、。2电路外引线端的连接电路外引线端的连接 (1)正确辨别电路的电源端和接地端，不能接反。(2)各输入端不能直接与高于5.5V或低于-0.5V的低内阻电源连接。(3)输出端应通过电阻与低内阻电源连接。(4)输出端接有较大容性负载时，应串入电阻。(5)除具有OC和三态结构的电路之外，不允许电路输出端并联使用。3多余输入端的处理多余输入端的处理 门电路的输入负载特性门电路的输入负载特性：在与非门电路输入端接入较大 电阻(此处Ri1.4k)，相当于 在该输入端接入高电平。所以，TTL门电路输入端对地悬空，相当于接高电平。ETTL与门与门(与非门与非门)的多余输入端可悬空处理，相当于接高电平输入的多余输
15、入端可悬空处理，相当于接高电平输入ETTLTTL门门(或非门或非门)的多余输入端不能悬空，应采取直接接地的办法的多余输入端不能悬空，应采取直接接地的办法E以上各门电路多余输入端也可以采取与其他输入端并联使用的办法以上各门电路多余输入端也可以采取与其他输入端并联使用的办法 E与或非门存在多余与或非门存在多余“与与”组，则多余组，则多余“与与”组中至少有一个输入端接组中至少有一个输入端接“0”。2.3 常见常见CMOS门电路门电路MOS集成电路分为三类：1.PMOS电路。由P沟道MOS管构成，制造工艺简单，但工作速度较低。2.NMOS电路。由N沟道MOS管构成，制造工艺较复杂，工作速度优于PMOS
16、电路。3.CMOS电路。由NMOS管和PMOS管构成的互补对称型MOS电路，优点是静态功耗低、抗干扰能力强、工作稳定性好、开关速度较高；虽然制造工艺相对复杂、成本偏高，但由于其优点突出，是现在发展最快、应用广泛的一种集成电路。2.3.1 常见常见CMOS电路电路简介：高速CMOS集成电路54/74HC系列的逻辑功能、引出端排列与54/74LS一致；其工作速度与54/74LS相似；功耗与CMOS4000系列一致。54/74HC系列的所有输入和输出均有内部保护线路，以减小由于静电感应而损坏电路的可能性，并且具有高抗噪声度和驱动负载的能力。主要参数为：1.宽的电源电压范围 26V 2.低的输入电流
17、1A 3.高的负载能力 10个LSTTL负载4.高的工作速度(典型值)tpd=8ns(VCC=5V,CL=15pF)5.低的电源电流 20A(74HC)1.CMOS与非门与非门54/74HC00 四2输入与非门 2.CMOS或非门或非门54/74HC02 四2输入或非门 3.CMOS反相器反相器54/74HC04 六反相器 4.CMOS OD门门54/74HC03 四2输入OD(Open Drain Gate）与非门 OD门典型应用 5.CMOS与门与门54/74HC08 四2输入与门 6.CMOS或门或门54/74HC32 四2输入或门 7.CMOS传输门传输门(Transmission G
18、ate)一种可控的双向模拟开关 控制端信号C=1时，使信号可以双向传输。控制端信号C=0时，A与B之间只有极低的漏电流，相当于开关断开。2.3.2 CMOS门电路使用注意事项门电路使用注意事项1.操作规则操作规则（1）参数不能超过手册规定的极限值。）参数不能超过手册规定的极限值。（2）在防静电材料中存贮和运输。使用金属屏蔽层作为包装）在防静电材料中存贮和运输。使用金属屏蔽层作为包装材料。材料。（3）需要矫直引线或手工焊接时，所使用设备应接地良好。）需要矫直引线或手工焊接时，所使用设备应接地良好。进行操作人员的服装应不产生静电。进行操作人员的服装应不产生静电。（4）对电路进行调试时，应先接通线路
19、板电源，后接信号源）对电路进行调试时，应先接通线路板电源，后接信号源电源；断电时应相反。电源接通期间，禁止将器件从测试座电源；断电时应相反。电源接通期间，禁止将器件从测试座上拔出或插入。上拔出或插入。（5）尼龙或其它产生静电的材料不应接触器件。）尼龙或其它产生静电的材料不应接触器件。（6）当采用自动操作时，应使用电离气体机和操作室加湿器，）当采用自动操作时，应使用电离气体机和操作室加湿器，并且将可疑区域接地。并且将可疑区域接地。（7）采用波焊时，波焊设备、焊槽和传送系统必须接地。）采用波焊时，波焊设备、焊槽和传送系统必须接地。2.输入规则输入规则（1）输入信号电压应控制在）输入信号电压应控制在
20、VSSVDD之间。之间。（2）输入端接低内阻信号源时，应在输入端与信号源之间串接限流电）输入端接低内阻信号源时，应在输入端与信号源之间串接限流电阻。阻。（3）输入端接大电容时，为防止电容放电形成较大的瞬时电流，也应）输入端接大电容时，为防止电容放电形成较大的瞬时电流，也应在输入端与电容之间串接限流电阻。输入端连线较长时，为防止在在输入端与电容之间串接限流电阻。输入端连线较长时，为防止在电路输入端产生附加的振荡脉冲，也需在门电路输入端接入限流电电路输入端产生附加的振荡脉冲，也需在门电路输入端接入限流电阻。阻。（4）与）与TTL门电路不同，门电路不同，CMOS门电路多余输入端禁止悬空，而应当门电路
21、多余输入端禁止悬空，而应当采取如下措施：采取如下措施：a.多余的与输入端接多余的与输入端接VDD或高电平；多余的或输入端接或高电平；多余的或输入端接VSS或低电平，也或低电平，也可通过电阻接地。可通过电阻接地。b.多余的输入端可以与其他输入端并联使用，但这样会影响信号的传输多余的输入端可以与其他输入端并联使用，但这样会影响信号的传输速度。速度。3.输出规则输出规则（1）除具有）除具有OD结构和三态输出结构的门电路之外，禁止将结构和三态输出结构的门电路之外，禁止将输出端并联使用。输出端并联使用。（2）禁止输出端直接与）禁止输出端直接与VDD或或VSS连接。连接。（3）为增加）为增加CMOS电路的
22、驱动能力，同一芯片上的电路的驱动能力，同一芯片上的CMOS门允许并联在一起使用。不在同一芯片上的门电路不允许门允许并联在一起使用。不在同一芯片上的门电路不允许这样使用。这样使用。4电源规则电源规则（1）CMOS门电路的电源极性不能接反，否则将会造成集门电路的电源极性不能接反，否则将会造成集成电路的永久损坏。成电路的永久损坏。（2）电源电压应保持在最大极限电压范围之内。电源电压）电源电压应保持在最大极限电压范围之内。电源电压越高，电路抗干扰能力就越强，允许的工作频率越高，但越高，电路抗干扰能力就越强，允许的工作频率越高，但功耗会相应增大。功耗会相应增大。5.防止产生锁定效应防止产生锁定效应 为防
23、止发生锁定效应，应对输入、输出电压做适当要求：为防止发生锁定效应，应对输入、输出电压做适当要求：-VDvIVDD+VD -VDvOVDD+VD VDDVDDBR 其中，其中，VD为电路中寄生三极管发射结导通电压，为电路中寄生三极管发射结导通电压，VDDBR为为VDD的击穿电压。同时，还应采取如下措施：的击穿电压。同时，还应采取如下措施：（1）在电源输入端加去耦电路，防止）在电源输入端加去耦电路，防止VDD出现瞬时高压；出现瞬时高压；（2）在）在VDD与外电源之间加限流电阻，保护器件；与外电源之间加限流电阻，保护器件；（3）注意调试电路时，接通与关闭电源的顺序。）注意调试电路时，接通与关闭电源的
24、顺序。2.4 接口电路接口电路接口电路是驱动门与负载门之间的连接电路。作用是配合驱动门和负载门，使驱动门的输出能够满足负载门输入的要求，即达到负载门要求的驱动能力。主要介绍TTL与CMOS之间的接口电路。驱动门负载门输出低电平的最大值VOLmax小于小于输入低电平的最大值VILmax 输出高电平的最小值VOHmin大于大于输入高电平的最小值VIHmin输出低电平时电流的最小值IOLmin大于大于n输入低电平时电流的最大值IILmax输出高电平时电流的最小值IOHmin大于大于n输入高电平时电流的最大值IIHmax1TTL驱动驱动CMOS(1)在TTL与CMOS之间附加一个上拉电阻R，只要R的阻值不是非常大，将起到提升TTL输出高电平的作用。(2)CMOS门电路电源电压范围较宽，当其电 压值较高时，CMOS门电路对输入高电平的要求将超过TTL门电路输出能够达到的范围。此时，应使用OC门作为驱动门电路。(3)使用带电平偏移的CMOS接口电路，如40109。它的输出电平能够满足CMOS对输入电平的要求。2CMOS驱动驱动TTL(1)将同一芯片上的CMOS门电路并联使用，提高带负载能力。(2)在CMOS门电路后增加一级驱动器电路，如同相输出驱动器4010、OD门40107等，以提高带负载能力。(3)采用分立元件组成电流放大器。