尹其畅寄存器和移位寄存器.pptx

《尹其畅寄存器和移位寄存器.pptx》由会员分享，可在线阅读，更多相关《尹其畅寄存器和移位寄存器.pptx（120页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、会计学1尹其畅寄存器和移位寄存器尹其畅寄存器和移位寄存器2第六章第六章 时序逻辑电路时序逻辑电路6.1 概述概述6.2 寄存器寄存器 6.3 计数器的分析计数器的分析6.4 计数器的设计计数器的设计 6.5 计数器的应用举例计数器的应用举例 第1页/共120页3时序电路的特点时序电路的特点：具有记忆功能具有记忆功能在数字电路中，凡是任一时刻的稳定在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和输出不仅决定于该时刻的输入，而且还和电路原来的状态有关电路原来的状态有关者，都叫做时序逻辑者，都叫做时序逻辑电路，简称电路，简称时序电路时序电路。组合逻辑电路组合逻辑电路存储功能存储功

2、能.XYZW6.1 概述概述时序电路的基本单元时序电路的基本单元：触发器触发器第2页/共120页4时时 序序逻辑电路逻辑电路寄存器和移位寄存器寄存器和移位寄存器计数器计数器顺序脉冲发生器顺序脉冲发生器分析分析设计设计教学要求教学要求：1.会使用移位寄存器组件会使用移位寄存器组件；2.会分析和设计计数器电路。会分析和设计计数器电路。*第3页/共120页56.2 寄存器寄存器 6.2.1 数码寄存器数码寄存器Q3Q2Q1Q0&QQDQQDQQDQQDA0A1A2A3CLR取数取数脉冲脉冲接接收收脉脉冲冲(CP)寄存器是计算机的主要部件之一，它用寄存器是计算机的主要部件之一，它用来暂时存放数据或指令

3、。来暂时存放数据或指令。四位数码寄存器四位数码寄存器A3A2A1A0A0A1A2A3第4页/共120页61 2 3 45 6 7109814 13 12 111516171819201Q1D 2D2Q3Q3D4D 4Q GND输输出出控控制制时时钟钟VCC5D6D7D8D5Q6Q7Q8Q7 4 L S 3 7 4低电平低电平有效有效正边沿正边沿触发触发八八D寄存器寄存器：三态输出：三态输出共输出控制共输出控制共时钟共时钟第5页/共120页76.2.2 移位寄存器移位寄存器 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数数据，在每个移位脉冲的作用下，向左或向右移据，在每个移

4、位脉冲的作用下，向左或向右移动一位。动一位。根据移位方向根据移位方向，常把它分成三种：，常把它分成三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c)第6页/共120页8根据移位数据的输根据移位数据的输入输出方式入输出方式，又，又可将它分为四种：可将它分为四种：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串并入串出出并入并出并入并出串串行输行输入入串串行输行输出出串串行输行输入入并并行输行输出出并并行输行输入入串串行输行输出出并并行输行输入入并并行输行输出出：第7页/共120页9SDQQDQQDQQ

5、DQQD&A0A1A2A3RDCLRLOAD移移位位脉脉冲冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清清零零脉脉冲冲四位并入四位并入-串出的左移寄存器串出的左移寄存器初始状态：初始状态：设设A3A2A1A0 1011在存数脉冲作用下，在存数脉冲作用下，Q3Q2Q1Q0 1011 。D0 0D1 Q0D2 Q1D3 Q2下面将重点下面将重点讨论蓝颜色讨论蓝颜色电路电路移位移位寄存器寄存器的工的工作原理。作原理。QQDQQDQQDQQD移移位位脉脉冲冲CP0串行串行输出输出3210第8页/共120页10D0 0D1 Q0D2 Q1D3 Q2QQDQQDQQDQQD移移

6、位位脉脉冲冲CP0串行串行输出输出32101 0 1 10 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0设初态设初态 Q3Q2Q1Q0 1011用波形图表示如下：用波形图表示如下：Q3Q2Q1Q0CP110100110011000000000001第9页/共120页11四位串入四位串入-串出的左移寄存器：串出的左移寄存器：D0 LD1 Q0D2 Q1D3 Q2四位串入四位串入-串出的右移寄存器：串出的右移寄存器：D1 Q2D2 Q3D3

7、 RD0 Q1双向移位寄存器的构成：双向移位寄存器的构成：只要设置一个控制端只要设置一个控制端S，当当S0 时左移；而当时左移；而当S1时右移即可。集成组件时右移即可。集成组件 电路电路74LS194就是这样的多功能移位寄存器。就是这样的多功能移位寄存器。QQDQQDQQDQQDCP串行串行输出输出3210串串行行输输入入LQDQQ3DQDQDCP串行串行输出输出Q1Q2Q0串串行行输输入入R第10页/共120页124 4位双向位双向位双向位双向移位寄存器移位寄存器移位寄存器移位寄存器7474LS194ALS194A的逻辑图的逻辑图的逻辑图的逻辑图第11页/共120页13第12页/共120页1

8、4VCCQAQBQCQDS1S0CPQAQBQCQDCPS1S0RdLDCBARABCDRLCLRGND74LS19415161413121110912345678011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向向QD移动移动)左移左移(从从QD向向QA移动移动)并行输入并行输入 RdCPS1 S0功功 能能R()右移串行输右移串行输入入SRDL()左移串行输入左移串行输入SLD0Q1Q3D2D1D0D2Q3Q74LS194RDCPS0S1SRDSLDABCD()并行并行输入输入3D2D1D0D第13页/共120页15第14页/共120页16用用JKJK触发器构

9、成的移位寄存器触发器构成的移位寄存器第15页/共120页176.2.3 寄存器应用举例寄存器应用举例例例1：数据传送方式变换电路数据传送方式变换电路D6D5D4D3D2D1D0并并行行输输入入串行输出串行输出数数据据传传送送方方式式变变换换电电路路1.实现方法实现方法(1).因为有因为有7位并行输入，故需使用两片位并行输入，故需使用两片74LS194；(2).用最高位用最高位QD2作为它的串行输出端。作为它的串行输出端。第16页/共120页182.具体电路具体电路&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D

10、2D3D4D5D6+5V+5VCP启动启动脉冲脉冲移移位位脉脉冲冲&G2串行输出串行输出并行输入并行输入74LS194(1)74LS194(2)第17页/共120页19寄存器各输出端状态寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2 QD2寄存器工作方式寄存器工作方式0 D0 D1 D2 D3 D4 D5 D6 1 0 D0 D1 D2 D3 D4 D5 1 1 0 D0 D1 D2 D3 D4 1 1 1 0 D0 D1 D2 D3 1 1 1 1 0 D0 D1 D2 1 1 1 1 1 0 D0 D1 1 1 1 1 1 1 0 D0 CP并行输入并行输入(S1S0=11)

11、并行输入并行输入(S1S0=11)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)右移右移(S1S0=01)3.工作效果工作效果在电路中，在电路中，“右移输入右移输入”端接端接 5V。第18页/共120页20例例2：试说明下图电路逻辑功能试说明下图电路逻辑功能,并指出并指出t4时刻输出时刻输出Y与输入与输入M、N的关系。的关系。2t1ttt1 t2 t3 t4t t1 t2 第19页/共120页213.74LS1943.74LS1943.74LS1943.74LS194四位双向移位寄存器四位双向移位寄存器四位双向移位寄存器四位双向移位寄存

12、器1）框图框图控制方式选择控制方式选择Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送数端右移送数端左移送数端左移送数端异步清零异步清零并行数据输入并行数据输入并行数据输出并行数据输出移位时钟移位时钟第20页/共120页222）工作方式控制工作方式控制S1 S0 RD CP 工作方式工作方式0 0 1 保持保持0 1 1 右移（右移（DIL=）1 0 1 左移（左移（DIR=）1 1 1 并行加载并行加载 0 异步清零异步清零第21页/共120页233）功能功能这是一种功能较齐全的移位寄存器，这是一种功能较齐全的移位寄存器，具有清零、左移、右移、并行加载、保持五具有

13、清零、左移、右移、并行加载、保持五种功能。种功能。第22页/共120页244）用用7419474194实现左移、右移及实现左移、右移及 并行加载。并行加载。CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL数据数据011右移串右移串出出第23页/共120页25CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL 数据数据101左移串左移串出出第24页/共120页26CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111并行加载并行加载（4位并行数据输入）位并行数据输入）第25页/共120页27三三.移位寄存器型计数器移位寄存器型计

14、数器1.1.环型计数器环型计数器（M=NM=N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 1000010000010010主循主循环环该电路为一四进制计器该电路为一四进制计器第26页/共120页28110001101001001111011110101101111010000001011111无效循环无效循环不能自启动！不能自启动！第27页/共120页29例：用环型计数器构成顺序脉冲例：用环型计数器构成顺序脉冲 发生器。发生器。（环型计数器本身就是一个顺序脉冲发生器。）（环型计数器本身就是一个顺序脉冲发生器。）D1 Q1D2 Q2D3 Q3D0 Q0CP部件部件1部件部件2

15、部件部件3部件部件410000100001 00001第28页/共120页30123CP41234Q0Q1Q2Q3第29页/共120页31Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL11CP1 0 0 0用用7419474194构成环型计数器：构成环型计数器：有有 2N-N种无效状态，种无效状态，无自启动能力无自启动能力。四进制计数器四进制计数器第30页/共120页32Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL11CP0 1 1 1Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL111 1 1 1预置单脉冲预置单脉冲例：用例：用7

16、4194构成广告流水灯电路。构成广告流水灯电路。第31页/共120页33例：用例：用74194构成构成 M=?的计数器。的计数器。Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL11CP1 0 0 0M=3第32页/共120页342.2.扭环型计数器扭环型计数器（M=2NM=2N）D1 Q1D2 Q2D3 Q3D0 Q0CPQ0Q1Q2Q3 00001000000100111100111001111111有效循环有效循环此为循环码进制计数器进制计数器第33页/共120页3500101001010110110100101001101101无效循环无效循环有有 2N-

17、2N种无效状态，种无效状态，无自启动能力无自启动能力。第34页/共120页36用用7419474194构成扭环型计数器：构成扭环型计数器：Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL01CP 1第35页/共120页373.74LS1943.74LS1943.74LS1943.74LS194四位双向移位寄存器四位双向移位寄存器四位双向移位寄存器四位双向移位寄存器1）框图框图控制方式选择控制方式选择Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送数端右移送数端左移送数端左移送数端异步清零异步清零并行数据输入并行数据输入并行数据输出并行数

18、据输出移位时钟移位时钟第36页/共120页38例例.M=?Q0 Q1 Q2 Q3D0 D1 D2 D3DIRS1S074LS194DIL01CP 1M=6第37页/共120页39例2.M=？01Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL 1予清M=14第38页/共120页40例3.M=?Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL01CP&Q0Q1Q2Q3 00001000000100111100111001111111M=7第39页/共120页41集成移位寄存器简介集成移

19、位寄存器简介74LS194、74LS198、74LS299，等。，等。并行输入并行输出并行输入并行输出(双向双向)并行输入串行输出并行输入串行输出 74LS165、74LS166，等。，等。串行输入并行输出串行输入并行输出 74LS164，等。，等。串行输入串行输出串行输入串行输出 74LS91，等。，等。作业作业P1745.6第40页/共120页42电子技术电子技术 第六章第六章 时序逻辑电路时序逻辑电路数字电路部分数字电路部分(第二十讲第二十讲 计数器计数器)第41页/共120页43 第二十讲第二十讲 计数器计数器课题课题：二进制计数器：二进制计数器课时安排课时安排：重点重点：集成计数器二

20、进制计数器：集成计数器二进制计数器难点难点：74161、74193、74191的功能及特点的功能及特点 教学目标教学目标：使同学学会看功能表，理解同步加、减法计数：使同学学会看功能表，理解同步加、减法计数器的构成规律，理解异步与同步工作的区别，熟练掌握同器的构成规律，理解异步与同步工作的区别，熟练掌握同步二进制计数器步二进制计数器74161、74191、74193的功能和特点的功能和特点教学过程教学过程：一、概述一、概述 二、二进制计数器的构成规律二、二进制计数器的构成规律 三、三、MSI计数器计数器 1、74161 2、74191 3、74193第42页/共120页44计数器的分类计数器的分

21、类（2 2）按按数数字字的的增增减减趋趋势势（1 1）按计数进制按计数进制（3 3）按是否由同按是否由同一计数脉冲控制一计数脉冲控制计数器主要用于对时钟脉冲计数，分频、计数器主要用于对时钟脉冲计数，分频、定时的时序电路定时的时序电路二进制二进制计数器计数器非二进制非二进制计数器计数器进制进制计数器计数器加法加法计数器计数器减法减法计数器计数器可逆可逆计数器。计数器。同步同步计数器计数器异步异步计数器计数器第43页/共120页45一、二进制计数器一、二进制计数器一、二进制计数器一、二进制计数器1 1 1 1二进制异步计数器二进制异步计数器二进制异步计数器二进制异步计数器 （1 1 1 1）四位二

22、进制异步加法计数器）四位二进制异步加法计数器）四位二进制异步加法计数器）四位二进制异步加法计数器工作原理：工作原理：4个个JK触发器都接成触发器都接成T触发器。触发器。每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q0由由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次；每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；1J1KC12Q1QCPFF3R1KFF21JC1R1KFF1Q1J0C1RR0FF1JC11KQ31CR计数

23、脉冲计数脉冲清零脉冲清零脉冲QQQQ第44页/共120页46用用用用“观察法观察法观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由由由由时时时时序序序序图图图图可可可可以以以以看看看看出出出出，QQ0 0 0 0、QQl l、QQ2 2 2 2、QQ3 3 3 3的的的的周周周周期期期期分分分分别别别别是是是是计计计计数数数数脉脉脉脉冲冲冲冲(CPCP)周周周周期期期期的的的的2 2 2 2倍倍倍倍、4 4 4 4倍倍倍倍、8 8 8 8倍倍倍倍、16161616倍倍倍倍，因因因因而而而而计计计计数

24、数数数器器器器也也也也可可可可作为分频器。作为分频器。作为分频器。作为分频器。第45页/共120页47（2 2 2 2）四位二进制异步减法计数器）四位二进制异步减法计数器）四位二进制异步减法计数器）四位二进制异步减法计数器用用用用4 4 4 4个上升沿触发的个上升沿触发的个上升沿触发的个上升沿触发的DD触发器组成的触发器组成的触发器组成的触发器组成的4 4 4 4位异步二进制减法计数器。位异步二进制减法计数器。位异步二进制减法计数器。位异步二进制减法计数器。工作原理：工作原理：D触发器也都接成触发器也都接成T触发器。触发器。由由于于是是上上升升沿沿触触发发，则则应应将将低低位位触触发发器器的的

25、Q端端与与相相邻邻高高位位触触发发器器的的时时钟钟脉脉冲冲输输入入端端相相连连，即即从从Q端端取借位信号。它也同样具有分频作用。取借位信号。它也同样具有分频作用。第46页/共120页48二进制异步减法计数器的二进制异步减法计数器的二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。时序波形图和状态图。时序波形图和状态图。在在在在异异异异步步步步计计计计数数数数器器器器中中中中，高高高高位位位位触触触触发发发发器器器器的的的的状状状状态态态态翻翻翻翻转转转转必必必必须须须须在在在在相相相相邻邻邻邻触触触触发发发发器器器器产产产产生生生生进进进进位位位位信信信信号号

26、号号（加加加加计计计计数数数数）或或或或借借借借位位位位信信信信号号号号（减减减减计计计计数数数数）之之之之后后后后才才才才能能能能实实实实现现现现，所所所所以以以以工工工工作作作作速速速速度度度度较较较较低低低低。为为为为了了了了提提提提高高高高计计计计数数数数速速速速度度度度，可可可可采采采采用同步计数器。用同步计数器。用同步计数器。用同步计数器。第47页/共120页492 2 2 2二进制同步计数器二进制同步计数器二进制同步计数器二进制同步计数器（1 1 1 1）二进制同步加法计数器）二进制同步加法计数器）二进制同步加法计数器）二进制同步加法计数器 由于该计数器的翻转规律性较强，只需用由

27、于该计数器的翻转规律性较强，只需用“观察法观察法”就可就可设计出电路：设计出电路：因因 为为 是是“同同步步”方方式式，所所以以将将所所有有触触发发器器的的CPCP端端连连在在一一起起，接计数脉冲。接计数脉冲。然后分析状态图。然后分析状态图。若用若用JK触发器触发器实现，选择适当实现，选择适当的的JK信号。信号。第48页/共120页50分析状态图可见：分析状态图可见：FF0 0：每来一个：每来一个CP，向相反的状态翻转一次。所以选向相反的状态翻转一次。所以选J0 0=K0 0=1=1。FF1 1：当当Q0 0=1=1时时，来来一一个个CP，向向相相反反的的状状态态翻翻转转一一次次。所所以以选选

28、J1 1=K1 1=Q0 0 。FF2 2：当当Q0 0Q1 1=1=1时时，来来一一个个CP，向向相相反反的的状状态态翻翻转转一一次次。所以选所以选J2 2=K2 2=Q0 0Q1 1FF3 3：当当Q0 0Q1 1Q3 3=1=1时时，来来一一个个CP，向向相相反反的的状状态态翻翻转转一次。所以选一次。所以选J3 3=K3 3=Q0 0Q1 1Q3 3第49页/共120页51（2 2 2 2）二进制同步减法计数器）二进制同步减法计数器）二进制同步减法计数器）二进制同步减法计数器 分析分析分析分析4 4 4 4位二进制同步减法计数器的位二进制同步减法计数器的位二进制同步减法计数器的位二进制同

29、步减法计数器的状态表，很容易看出，只要将各触发状态表，很容易看出，只要将各触发状态表，很容易看出，只要将各触发状态表，很容易看出，只要将各触发器的驱动方程改为：器的驱动方程改为：器的驱动方程改为：器的驱动方程改为：将加法计数器和减法计数器合并起来，并引入一加将加法计数器和减法计数器合并起来，并引入一加/减控制信减控制信号号X便构成便构成4 4位二进制同步可逆计数器，各触发器的驱动方程为：位二进制同步可逆计数器，各触发器的驱动方程为：就构成了就构成了4 4位二进制同步减法计数器。位二进制同步减法计数器。w（3 3）二进制同步可逆计数器）二进制同步可逆计数器第50页/共120页52 当当当当控控控

30、控制制制制信信信信号号号号X X=1=1时时时时，FFFF1 1FFFF3 3中中中中的的的的各各各各J J、K K端端端端分分分分别别别别与低位各触发器的与低位各触发器的与低位各触发器的与低位各触发器的QQ端相连，作加法计数。端相连，作加法计数。端相连，作加法计数。端相连，作加法计数。二进制同步可逆计数器的逻辑图：二进制同步可逆计数器的逻辑图：当当控控制制信信号号X=0时时，FF1FF3中中的的各各J、K端端分分别别与低位各触发器的与低位各触发器的 端相连，作减法计数。端相连，作减法计数。实现了实现了可逆计数器可逆计数器的功能。的功能。第51页/共120页533 3 3 3集成二进制计数器举

31、例集成二进制计数器举例集成二进制计数器举例集成二进制计数器举例 （1 1）4 4位二进制同步加法计数器位二进制同步加法计数器7416174161第52页/共120页54 异步清零。异步清零。异步清零。异步清零。w7416174161具有以下功能：具有以下功能：计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。第53页/共120页55第54页/共120页56（2 2）4 4位二进制同步可逆计数器位二进制同步可逆计数器位二进制同步可逆计数器位二进制同步可逆计数器7419174191第55页/共120页57 第二十一讲第二十一讲 十进制计数器；十进制计数器；N

32、进制计数器进制计数器课题课题：十进制计数器；：十进制计数器；N进制计数器进制计数器课时安排课时安排：重点重点：N进制计数器的获得进制计数器的获得难点难点：二：二-五五-十进制计数器构成不同编码的十进制计数器十进制计数器构成不同编码的十进制计数器教学目标教学目标：使同学掌握：使同学掌握MSI计数器的级联及大容量计数器的级联及大容量N进制计数器的实现方法，进制计数器的实现方法，教学过程教学过程：一、十进制计数器一、十进制计数器 1、同步十进制加法计数器、同步十进制加法计数器 2、异步十进制加法计数器、异步十进制加法计数器 3、集成十进制计数器、集成十进制计数器 （1）同步十进制加法计数器）同步十进

33、制加法计数器74160 （2）二五十进制异步计数器）二五十进制异步计数器74290 二、集成计数器应用二、集成计数器应用 1、计数器级联、计数器级联 （1）、同步级联）、同步级联 （2）、异步级联）、异步级联 （3）、以计数器输出端做为进位）、以计数器输出端做为进位/借位输出进行级联借位输出进行级联 2、用、用M进制集成计数器构成进制集成计数器构成N进制计数器进制计数器 （1）NM第56页/共120页58二、非二进制计数器二、非二进制计数器二、非二进制计数器二、非二进制计数器NN进制计数器又称模进制计数器又称模进制计数器又称模进制计数器又称模NN计数器。计数器。计数器。计数器。当当N=2n时，

34、就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时时，为为非非二二进进制制计计数数器器。非非二二进进制制计计数数器器中中最最常用的是十进制计数器。常用的是十进制计数器。第57页/共120页591 1 84218421BCD码同步十进制加法计数器码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：第58页/共120页60 然后将各驱动方程代入然后将各驱动方程代入然后将各驱动方程代入然后将各驱动方程代入JKJK触发器的特性方程，得各触发器的次态方程：触发器的

35、特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：触发器的特性方程，得各触发器的次态方程：（2）转换成次态方程：）转换成次态方程：先写出先写出JK触发器的特性方程触发器的特性方程:第59页/共120页61（3 3）作状态转换表。）作状态转换表。）作状态转换表。）作状态转换表。设设初初态态为为Q3 3Q2 2Q1 1Q0 0=0000=0000，代代入入次次态态方方程程进进行行计算，得状态转换表如表计算，得状态转换表如表6.3.56.3.5所示。所示。第60页/共120页62（4 4 4 4）作状态图及时序图）作状态图及时序图）作状态图及时序图）作状态图及时序图。第61页/

36、共120页63（5 5）检查电路能否自启动）检查电路能否自启动）检查电路能否自启动）检查电路能否自启动 用用用用同同同同样样样样的的的的分分分分析析析析的的的的方方方方法法法法分分分分别别别别求求求求出出出出6 6种种种种无无无无效效效效状状状状态态态态下下下下的的的的次次次次态，得到完整的状态转换图。可见，该计数器能够自启动。态，得到完整的状态转换图。可见，该计数器能够自启动。态，得到完整的状态转换图。可见，该计数器能够自启动。态，得到完整的状态转换图。可见，该计数器能够自启动。由由于于电电路路中中有有4个个触触发发器器，它它们们的的状状态态组组合合共共有有16种种。而而在在8421BCD码

37、码计计数数器器中中只只用用了了10种种，称称为为有有效效状状态态。其其余余6种状态称为无效状态。种状态称为无效状态。当当由由于于某某种种原原因因，使使计计数数器器进进入入无无效效状状态态时时，如如果果能能在在时时钟钟信信号号作作用用下下，最最终终进进入入有有效效状状态态，我我们们就就称称该该电电路路具具有有自启动自启动能力能力。第62页/共120页642 28421BCD8421BCD码异步十进制加法计数器码异步十进制加法计数器码异步十进制加法计数器码异步十进制加法计数器CP2 2=Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）用前面介

38、绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：（1 1）写出各逻辑方程式。）写出各逻辑方程式。时钟方程时钟方程：CP0 0=CP （时钟脉冲源的下降沿触发。）（时钟脉冲源的下降沿触发。）CP1 1=Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1才可能改变状态。才可能改变状态。)CP3 3=Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态)第63页/共120页65各触发器的驱动方程：各触发器的驱动方程：第64页/共120页66（2）将各驱动方程代入）将各驱动方程代入JK触发

39、器的特性方程，触发器的特性方程，得各触发器的次态方程：得各触发器的次态方程：（CP由由10时此式有效）时此式有效）（Q0由由10时此式有效）时此式有效）（Q1由由10时此式有效）时此式有效）（Q0由由10时此式有效）时此式有效）第65页/共120页67 （3 3）作状态转换表。）作状态转换表。）作状态转换表。）作状态转换表。设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。，代入次态方程进行计算，得状态转换表。第66页/共120页683 3 3 3十进制集成计数器举例十进制集成计数器举例十进制集成计数器举例十进制集成计数器举例（1 1 1 1）8421842184

40、218421BCDBCD码同步加法计数器码同步加法计数器码同步加法计数器码同步加法计数器74160741607416074160第67页/共120页69 异步清零。异步清零。异步清零。异步清零。w7416174161具有以下功能：具有以下功能：计数。计数。同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。保持。保持。第68页/共120页70（2 2 2 2）二）二）二）二 五五五五 十进制异步加法计数器十进制异步加法计数器十进制异步加法计数器十进制异步加法计数器74290742907429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输出端为，输出

41、端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的异步五进制计数器。位二进制计数器和一个独立的异步五进制计数器。如如果果将将Q0 0与与CP2 2相相连连，CP1 1作作时时钟钟脉脉冲冲输输入入端端，Q0 0Q3 3作作输输出出端端，则则为为84218421BCD码十进制计数器。码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1Q&SS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR第69页

42、/共120页71 74290742907429074290的功能：的功能：的功能：的功能：异步清零。异步清零。计数。计数。异步置数（置异步置数（置9 9）。）。第70页/共120页72三、集成计数器的应用三、集成计数器的应用三、集成计数器的应用三、集成计数器的应用（1 1）同步级联）同步级联例例：用用两两片片4 4位位二二进进制制加加法法计计数数器器7416174161采采用用同同步步级级联联方方式式构构成成的的8 8位位二二进进制制同同步步加加法法计计数数器器，模模为为1616=2561616=256。1 1计数器的级联计数器的级联第71页/共120页73（2 2 2 2）异步级联）异步级联

43、）异步级联）异步级联 例例例例：用用用用两两两两片片片片7419174191采采采采用用用用异异异异步步步步级级级级联联联联方方方方式式式式构构构构成成成成8 8位位位位二二二二进进进进制制制制异步可逆计数器。异步可逆计数器。异步可逆计数器。异步可逆计数器。第72页/共120页74（3 3）用计数器的输出端作进位）用计数器的输出端作进位）用计数器的输出端作进位）用计数器的输出端作进位/借位端借位端借位端借位端 有的集成计数器没有进位有的集成计数器没有进位有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可借位输出端，这时可借位输出端，这时可借位输出端，这时可根据具体情况，用计数器的

44、输出信号根据具体情况，用计数器的输出信号根据具体情况，用计数器的输出信号根据具体情况，用计数器的输出信号QQ3 3、QQ2 2、QQ1 1、QQ 产生一个进位产生一个进位产生一个进位产生一个进位/借位借位借位借位。例：如用两片例：如用两片74290采用异步级联方式组成的二位采用异步级联方式组成的二位8421BCD码十进制加法计数器。码十进制加法计数器。(模为模为1010=100)3Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2Q

45、Q3Q01Q2QQ3Q第73页/共120页75第二十二讲第二十二讲 任意进制计数器；顺序脉冲发生器；序列信号发生器任意进制计数器；顺序脉冲发生器；序列信号发生器课题课题：任意进制计数器；顺序脉冲发生器；序列信号发生器：任意进制计数器；顺序脉冲发生器；序列信号发生器课时安排课时安排：重点重点：N进制计数器的获得进制计数器的获得难点难点：用异步清零和异步置数法构成：用异步清零和异步置数法构成N进制计数器时的过渡状态进制计数器时的过渡状态教学目标教学目标：使同学掌握：使同学掌握MSI计数器的级联及大容量计数器的级联及大容量N进制计数器的实现进制计数器的实现方法，初步理解用方法，初步理解用MSI进行时

46、序逻辑电路的设计进行时序逻辑电路的设计;了解顺序脉冲发生器；了解顺序脉冲发生器；了解序列信号发生器了解序列信号发生器教学过程教学过程：一、用一、用M进制集成计数器构成进制集成计数器构成N进制计数器进制计数器 1、NM （1）用整体清零法或置数法）用整体清零法或置数法 （2）乘数法）乘数法 二、顺序脉冲发生器二、顺序脉冲发生器 1、移位型脉冲计数器、移位型脉冲计数器 2、计数器加译码器、计数器加译码器 三、序列信号发生器三、序列信号发生器第74页/共120页762 2 2 2组成任意进制计数器组成任意进制计数器组成任意进制计数器组成任意进制计数器（1 1）异步清零法）异步清零法）异步清零法）异步

47、清零法 异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。异步清零法适用于具有异步清零端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的6进制计数器。进制计数器。第75页/共120页77（2 2）同步清零法）同步清零法）同步清零法）同步清零法同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。同步清零法适用于具有同步清零端的集成计数器。例：用集成计数器例：用集成计数器例：用集成计数器例：用集成计数器

48、7416374163和与非门组成的和与非门组成的和与非门组成的和与非门组成的6 6进制计数器。进制计数器。进制计数器。进制计数器。第76页/共120页78（3 3）异步预置数法）异步预置数法）异步预置数法）异步预置数法异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。异步预置数法适用于具有异步预置端的集成计数器。例：用集成计数器例：用集成计数器例：用集成计数器例：用集成计数器7419174191和与非门组成的余和与非门组成的余和与非门组成的余和与非门组成的余3 3码码码码1010进制计数器。进制计数器。进制

49、计数器。进制计数器。第77页/共120页79（4 4）同步预置数法）同步预置数法）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。同步预置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器例：用集成计数器例：用集成计数器7416074160和与非门组成的和与非门组成的和与非门组成的和与非门组成的7 7进制计数器。进制计数器。进制计数器。进制计数器。第78页/共120页80例例例例 用用用用74160741607416074160组组组组成成成成48484848

50、进进进进制制制制计计计计数数数数器。器。器。器。先先将将两两芯芯片片采采用用同同步步级级联联方方式式连连接接成成100100进进制制计计数数器器，然然后后再用异步清零法组成了再用异步清零法组成了4848进制计数器。进制计数器。解解：因因为为N4848，而而7416074160为为模模1010计计数数器器，所所以以要要用用两两片片7416074160构构成此计数器。成此计数器。第79页/共120页813 3 3 3组成分频器组成分频器组成分频器组成分频器 前前前前面面面面提提提提到到到到，模模模模NN计计计计数数数数器器器器进进进进位位位位输输输输出出出出端端端端输输输输出出出出脉脉脉脉冲冲冲冲