《(5.12.4)--26D触发器电路及电路.ppt》由会员分享，可在线阅读，更多相关《(5.12.4)--26D触发器电路及电路.ppt（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路主要内容D触发器的电路结构和逻辑功能重难点D触发器逻辑功能的描述方法首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路4.D触发器 维持阻塞型D触发器的逻辑电路图如下所示：D DCPCP&G6&G5RDSD&G2G1&G3&G4Q QQ Q 图中G1G4构成钟控RS触发器，G5和G6构成输入信号的导引门，D是输入信号端。直接置0和置1端正常工作时保持高电平。反馈线反馈线 维持阻塞D触发器利用电路内部反馈来实现边
2、沿触发。0 01 11 1 当CP=0 0时，G3和G4的输出 为1 1，使钟控RS触发器的状态维持不变。此时，G6的输出等于D，G5的输出等于D。D DD D首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路D DCPCP&G6&G5RDSD&G2G1&G3&G4QQ0 0维持阻塞D触发器的工作原理 当CP上升沿到来时刻，G5、G6的输出进入G3和G4 显然，维持阻塞D触发器的输出随着输入D的变化而变化，且在时钟脉冲上升上升沿沿到来时触发。1 11 11 1D DD D1 1D DD D当D=1时,全1出0；当D=0时，有0
3、出1。D D当D=1时,全1出0；当D=0时，有0出1。由维持阻塞D触发器的逻辑电路可知，触发器的状态在CP上升沿到来时可以维持原来输入信号D的作用结果，而输入信号的变化在此时被有效地阻塞掉了。首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路D触发器逻辑功能的描述 特征方程 D=1 状态图0 01 1触发器的触发器的“0 0”态态触发器的触发器的“1 1”态态 D=0D=0D=1S SR RC1C1D DRDSDCPCPDQQD触发器逻辑图符号不加圈表示上升沿触发首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发
4、器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路CPCPD DQn+1功能功能功能功能 00置置0 11置置1D D触发器的功能真值表首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路 维持阻塞型D触发器具有置“1 1”和置“0 0”功能，且输出随输入的变化只在时钟脉冲上升沿到来时触发。常用的集成D触发器有双D触发器74LS74、四D触发器74LS75和六D触发器74LS176等。下图所示为74LS74的管脚排列图：归纳归纳D D触发器的特点：触发器的特点：CP上升沿到来时触发，可有效地抑制空翻。具有置0、置1两种功能
5、，且输出跟随输入的变化。使用方便灵活，抗干扰能力极强，工作速度很高。首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路5.T触发器和T触发器 把JK触发器的两输入端子J和K连在一起作为一个输入端子T时，即可构成一个T触发器。当T=1T=1时，即J=K=1，触发器具有翻转翻转功能；当T=0T=0，即J=K=0，触发器具有保持保持功能。显然T触发器只具有保持和翻转两种功能。（1）T触发器 让T触发器恒输入“1 1”时，只具有了一种功能翻转翻转，此时T触发器就变成了T触发器。（2）T触发器归纳：归纳：触发器是时序逻辑电路的基本单元。常用的有RS、JK和D触发器等。同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，也可以构成具有不同功能的各种类型触发器。首 页首 页第第第第1010章章章章 触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路触发器与时序逻辑电路小结D触发器的电路结构和逻辑功能