《第5章存储器系统.pptx》由会员分享，可在线阅读，更多相关《第5章存储器系统.pptx（103页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1在计算机系统中常采用二级存储器结构在计算机系统中常采用二级存储器结构内存储器内存储器（使用半导体存储器芯片）（使用半导体存储器芯片）CacheCache存储存储器器主存储器主存储器（D DRAMRAM和和ROMROM）外存储器（软盘、硬盘、光盘外存储器（软盘、硬盘、光盘）后备存储器（磁带、光盘后备存储器（磁带、光盘）外存储器外存储器(辅助存储器辅助存储器)从整体看，其速度接近高速缓存的速度，其容量从整体看，其速度接近高速缓存的速度，其容量接近辅助存储器的容量，而位成本接近廉价慢速接近辅助存储器的容量，而位成本接近廉价慢速辅存的平均价格。辅存的平均价格。在计算机系统中常采用三级存储器结构在计算
2、机系统中常采用三级存储器结构第1页/共103页2三级存储器结构框图三级存储器结构框图虚存第2页/共103页32.存储器分类存储器分类从理论上讲，只要有两个明显稳定的物理状态的器件和介从理论上讲，只要有两个明显稳定的物理状态的器件和介质都能用来存储二进制信息。质都能用来存储二进制信息。半导体存储器半导体存储器磁芯存储器磁芯存储器光电存储器光电存储器光盘存储器光盘存储器存储器存储器1)按构成存储器的器件和存储介质分类第3页/共103页42)按读写方式分类按读写方式分类RAM(Random Access Memory随机存取存储器)通过指令可以随机地、个别地对各个存储单元进行访问。既能读出又能写入半
3、导体存储器，计算机的内存主要采用随机存储器。随机存储器多采用MOS(金属氧化物半导体)型半导体集成电路芯片制成。易失性。DRAM（动态随机存取存储器）SRAM（静态随机存取存储器）第4页/共103页5ROM（Read Only Memory只读存储器）只能读出不能写入的存储器,它通常用来存放固定不变的程序、汉字字型库、字符及图形符号等。由于它和RAM分享主存的地址空间，所以仍属于主存的一部分。Mask ROM（掩膜ROM）PROM（Programmable ROM）和EPROM（Erasable Programmable ROM）Flash ROM（快擦除ROM，或闪速存储器）第5页/共103
4、页63)按在计算机中的作用分类按在计算机中的作用分类缓冲存储器缓冲存储器主存主存(内存内存)辅存辅存(外存外存)第6页/共103页7辅助存储器辅助存储器磁盘存储器磁盘存储器磁带存储器磁带存储器光盘存储器光盘存储器缓冲存储器缓冲存储器静态随机存储器静态随机存储器SRAM主存储器主存储器RAMROM双极型半导体存储器双极型半导体存储器MOS存储器存储器(动态动态,静态静态)可编程只读存储器可编程只读存储器PROM可擦除可编程只读存储器可擦除可编程只读存储器 EPROM,EEPROM掩膜型只读存储器掩膜型只读存储器MROM存储器存储器第7页/共103页84)按存取方式分类按存取方式分类随机存储器随机
5、存储器顺序存储器顺序存储器半顺序存储器半顺序存储器5)按信息的可保存性分类按信息的可保存性分类易失性易失性非易失性非易失性 第8页/共103页9第9页/共103页10第10页/共103页11华硕主板华硕主板第11页/共103页12 3.存储器系统结构存储器系统结构在微型机系统中，存储器是很重要的组成部在微型机系统中，存储器是很重要的组成部分，虽然存储器的种类很多，但它们在系统中的整分，虽然存储器的种类很多，但它们在系统中的整体结构及读写的工作过程是基本相同的。一般情况体结构及读写的工作过程是基本相同的。一般情况下，一个存储器系统由以下几部分构成。下，一个存储器系统由以下几部分构成。1)基本存储
6、单元基本存储单元一个基本存储单元可以存放一位二进制信息，一个基本存储单元可以存放一位二进制信息，其内部有两个稳定且互相对立的状态，并能够在外其内部有两个稳定且互相对立的状态，并能够在外部对其状态进行识别和改变。部对其状态进行识别和改变。双稳电路双稳电路(高高,低电平低电平););磁化单元磁化单元(正向正向,反向反向)第12页/共103页132)存储体存储体一个基本存储单元只能保存一位二进制信息，一个基本存储单元只能保存一位二进制信息，若要存放若要存放NM个二进制信息，就要用个二进制信息，就要用NM个基本个基本存储单元，它们按一定的规则排列起来，这些由基存储单元，它们按一定的规则排列起来，这些由
7、基本存储单元所构成的阵列称为存储体或存储矩阵。本存储单元所构成的阵列称为存储体或存储矩阵。微机系统的内存是按字节组织的，每个字节由微机系统的内存是按字节组织的，每个字节由8个基本的存储单元构成，能存放个基本的存储单元构成，能存放8位二进制信息，位二进制信息，CPU把这把这8位二进制信息作为一个整体来进行处理。位二进制信息作为一个整体来进行处理。第13页/共103页143)地址译码器地址译码器由于存储器系统是由许多存储单元构成的，由于存储器系统是由许多存储单元构成的，每个存储单元存放每个存储单元存放8位二进制信息，每个存储单元位二进制信息，每个存储单元都用不同的地址加以区分。都用不同的地址加以区
8、分。CPU要对某个存储单元要对某个存储单元进行读进行读/写操作，必须先通过地址总线，向存储器写操作，必须先通过地址总线，向存储器系统发出所需访问的存储单元的地址码。系统发出所需访问的存储单元的地址码。地址译码地址译码器的作用是用来接受器的作用是用来接受CPU送来的地址信号并对它们送来的地址信号并对它们进行译码，选择与地址码相对应的存储单元，以便进行译码，选择与地址码相对应的存储单元，以便对该单元进行操作对该单元进行操作。第14页/共103页15CBAY0Y1Y2Y3Y4Y5Y6Y7000111001010011100101110有有n根地址线，最多可选通根地址线，最多可选通2n个地址个地址输入
9、输入 输出输出C B A Y0Y1Y2Y3Y4Y5Y6Y70000111111100110111111010110111110111110111110011110111101111110111101111110111111111110第15页/共103页16单译码：单译码：适用于小容量存储器，存储器线性排列，适用于小容量存储器，存储器线性排列，以字以字选择线来选择某个字的所有位选择线来选择某个字的所有位，特点是译码输出线较多。，特点是译码输出线较多。当地址码有当地址码有10根时，有根时，有2101024根输出线，分别控制根输出线，分别控制1024条字选择线。条字选择线。地址译码有两种方式：单译
10、码和双译码。双译码双译码：存储器以矩阵的形式排列，：存储器以矩阵的形式排列，将地址线分成两部将地址线分成两部分，对应的地址译码器也是两部分，即行译码器和列译码分，对应的地址译码器也是两部分，即行译码器和列译码器，器，行译码器输出行地址选择信号，列译码器输出列地址行译码器输出行地址选择信号，列译码器输出列地址选择信号，行列选择线交叉处即为选中的内存单元。其特选择信号，行列选择线交叉处即为选中的内存单元。其特点是译码输出线较少，适合于较大的存储器系统。点是译码输出线较少，适合于较大的存储器系统。第16页/共103页17存储器结构与工作过程示意图存储器结构与工作过程示意图00000000000000
11、000000000000000001存存储储单单元元（8 8位位）地地址址寄寄存存器器地地址址译译码码器器地址总线地址总线读写控制电路读写控制电路数据总线数据总线控制总线控制总线10110111Write信号信号内存内存第17页/共103页18例：例：将将n根地址线分成根地址线分成MN，相应的存储单元为相应的存储单元为2M2N,地址选择线共有地址选择线共有2M+2N条条,大大小于大大小于2n条条。2M选择线2N选择线第18页/共103页19地址译码电路译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码第19页/共103
12、页204)片选与读写控制信号片选与读写控制信号片选信号用以实现芯片的选择，对于一个芯片选信号用以实现芯片的选择，对于一个芯片来说，只有片选信号有效，才能对其进行读写操片来说，只有片选信号有效，才能对其进行读写操作。应首先使芯片的片选信号有效作。应首先使芯片的片选信号有效(大地址大地址)，才能，才能选择其中的存储单元进行操作。选择其中的存储单元进行操作。读写控制信号用来实现对存储器中数据的流读写控制信号用来实现对存储器中数据的流向的控制。向的控制。第20页/共103页2112345输出地址输出地址地址选通地址选通读信号有效读信号有效数据从内存输出数据从内存输出数据上数据总线数据上数据总线从存储器
13、中读数据从存储器中读数据第21页/共103页2212345输出地址输出地址地址选通地址选通写信号有效写信号有效数据进入内存数据进入内存数据从数据从CPUCPU上数据总线上数据总线向存储器中写数据向存储器中写数据第22页/共103页23I/O电路位于系统数据总线与被选中的存储单元之间，电路位于系统数据总线与被选中的存储单元之间，用来控制信息的读出与写入，必要时，还可包含对用来控制信息的读出与写入，必要时，还可包含对I/O信信号的驱动及放大处理功能。号的驱动及放大处理功能。5)I/O电路电路6)集电极开路或三态输出缓冲器集电极开路或三态输出缓冲器为了扩充存储器系统的容量，常常需要将几片RAM芯片的
14、数据线并联使用或与双向的数据线相连，这就要用到集电极开路或三态缓冲器。7)其他外围电路其他外围电路对不同类型的存储器系统，有时需要一些特殊的外围对不同类型的存储器系统，有时需要一些特殊的外围电路，如动态刷新电路等。电路，如动态刷新电路等。第23页/共103页245.2 半导体随机存储器半导体随机存储器1.静态随机存储器静态随机存储器1)1)基本存储单元基本存储单元T1，T2工作管工作管T3，T4负载管负载管T1截止截止，T2导通导通A=1(高电平高电平)B=0(低电平低电平)1010T5，T6控制管控制管第24页/共103页25T1导通，导通，T2截止截止A=0(低电平低电平)B=1(高电平高
15、电平)0101电路具有两个相对的稳电路具有两个相对的稳定状态，在没有外触发定状态，在没有外触发的条件下状态是稳定不的条件下状态是稳定不变的。变的。双稳电路双稳电路第25页/共103页26写过程写过程1)X译码线为高译码线为高,T5,T6导通导通；2)Y译码线为高译码线为高,T7,T8导通导通;3)3)数据信号从两边数据信号从两边I/O输入输入,使使T1,T2分别导通或截止；分别导通或截止；4)X,Y译码信号消失译码信号消失,存储单元状态稳定存储单元状态稳定保持。保持。T7,T8是公用的，不属于是公用的，不属于具体的存储单元具体的存储单元。第26页/共103页27读过程读过程1)X译码线为高译码
16、线为高,T5,T6导通；导通；2)Y译码线为高译码线为高,T7,T8导通导通;3）数据信号从数据信号从A,B输出输出,送至两边的送至两边的I/O线线上，驱动差上，驱动差动放大器，判断动放大器，判断信号值；信号值；4)X,Y译码信号消失译码信号消失,存储单元存储单元状态保持不变。状态保持不变。第27页/共103页282)静态静态RAM存储芯片存储芯片Intel 2114Intel 2114是一种是一种1K4的静态存储芯片，其最的静态存储芯片，其最基本的存储单元是六管存储电路基本的存储单元是六管存储电路。10位地址线位地址线，4位数据线位数据线。有有1024个个4bit的存储单元。的存储单元。40
17、96个基本存储电个基本存储电路，排列形式为路，排列形式为6464，存储单元的排列形式是，存储单元的排列形式是6416，6根地址线用于行译码，根地址线用于行译码，4根用于列译码，根用于列译码，即即每行中每每行中每4个基本存储电路是同一地址，但分个基本存储电路是同一地址，但分别接不同的别接不同的I/O线。线。第28页/共103页29第29页/共103页30CS为高电平，封锁与为高电平，封锁与门，使输入输出缓冲门，使输入输出缓冲器高阻，数据不能进器高阻，数据不能进行读写操作。行读写操作。CS为低电平为低电平，WR为高电平，读控制为高电平，读控制线有效，数据从存线有效，数据从存储器流向数据总线储器流向
18、数据总线。读控制线写控制线第30页/共103页31CS为低电平为低电平，WR为低电平，写为低电平，写控制线有效，数控制线有效，数据从数据总线流据从数据总线流向存储器。向存储器。读控制线写控制线第31页/共103页32Intel 2114引脚图引脚图A0A9:地址信号地址信号输入，输入，选通选通1024个地址单元个地址单元。I/O0I/O3:数据信号数据信号双向，每双向，每个地址单元个地址单元4位二进制位二进制。片选，低电平有效，有效片选，低电平有效，有效时才能对芯片操作时才能对芯片操作。：读读/写控制线，写控制线，低电平时，数据由数据总低电平时，数据由数据总线写入存储器线写入存储器；高电平时，
19、数据由存储器输高电平时，数据由存储器输出至数据总线出至数据总线。第32页/共103页332.动态随机存储器动态随机存储器1)基本存储单元基本存储单元字选线数据线由由T1与与C构成，当构成，当C C充有充有电荷，存储单元为电荷，存储单元为1，反，反之为之为0。依靠依靠C C的充放电原的充放电原理来保存信息。理来保存信息。写操作写操作：字选线为高，：字选线为高，T1导通，数据信息通过数据导通，数据信息通过数据线进入存储单元线进入存储单元C；读操作：读操作：字选线为高，字选线为高，T1导通，导通，C上的数据经上的数据经T T送入位线的等效送入位线的等效电容电容CD 分布电容电容电容C上的电荷会泄漏，
20、上的电荷会泄漏，所以要定时对存储单元进所以要定时对存储单元进行刷新操作，补充电荷。行刷新操作，补充电荷。第33页/共103页342)动态动态RAM存储芯片存储芯片Intel 2164AIntel 2164A是一种64K1的静态存储芯片，其最基本的存储单元是单管存储电路。8位地址线，1位数据线。存储单元为641024个，应该有16根地址线选择唯一的存储单元，由于封装的限制，该芯片只有8位地址线引脚，所以16位地址信息分两次进行接收，相应的分别有行选通和列选通加以协调，在芯片内部，还有8位地址锁存器对一次输入的8位地址进行保存。由于有8位行地址选择线，8位列地址选择线，所以存储体为256256，分
21、成4个128128的存储阵列。每存储阵列内的存储单元用7位行列地址唯一选择，再用剩下的1位行列地址控制I/O口进行4选1。第34页/共103页35存储体存储体：64K1的存储体由的存储体由4个个128128的存储阵的存储阵列组成。列组成。216222727第35页/共103页36地址锁存器：地址锁存器：Intel2164采用双译码，故其采用双译码，故其16位地址信息要位地址信息要分两次输入。由于封装的限制，这分两次输入。由于封装的限制，这16位信息必须通过同一位信息必须通过同一组引脚分两次接收，因此芯片内部有个能保存组引脚分两次接收，因此芯片内部有个能保存8 8位地址信位地址信息的地址锁存器。
22、息的地址锁存器。地址锁存器第36页/共103页37数据输入缓冲器数据输入缓冲器：用以暂存输入的数据。：用以暂存输入的数据。数据输入缓冲器数据输出缓冲器数据输出缓冲器：用以暂存要输出的数据。：用以暂存要输出的数据。数据输出缓冲器D D D D DDDDDDDDDDDDDDDDDDDDDD D D D D DD第37页/共103页381/128行、列译码器行、列译码器：分别用来接收：分别用来接收7位的行、列地址，经位的行、列地址，经译码后，从译码后，从128128个存储单元中选择出一个确定的存储个存储单元中选择出一个确定的存储单元，以便进行读写操作单元，以便进行读写操作。4个存储单元选中后，经过个
23、存储单元选中后，经过1位位行列地址译码，通过行列地址译码，通过I/O门选择门选择1位输入输出位输入输出。由列选通控制输出第38页/共103页39行、列时钟缓冲器行、列时钟缓冲器：用以协调行、列地址的选通信号：用以协调行、列地址的选通信号128读出放大器读出放大器：与：与4个个128128存储阵列相对应，接收存储阵列相对应，接收行行地址选通的地址选通的4128个存储单元的信息个存储单元的信息，经放大，经放大(刷新刷新)后，再后，再写回原存储单元写回原存储单元。第39页/共103页40Intel 2164A的外部结构的外部结构A0A7:地址信号，地址信号，输入，分时接输入，分时接收收CPU选送的行
24、、列地址。选送的行、列地址。DIN:数据输入引脚数据输入引脚DOUT:数据输出引脚数据输出引脚：行地址选通行地址选通，低电平有效，有效时表明芯片当，低电平有效，有效时表明芯片当前接收的是行地址前接收的是行地址。:读读/写控制线写控制线,低电平时低电平时,写操作写操作;高电平时高电平时,读操作读操作。：列列地址选通，低电平有效，有效时表明芯片当地址选通，低电平有效，有效时表明芯片当前接收的是前接收的是列列地址。地址。此时，此时，应保持为低电平。应保持为低电平。N/S:未用引脚未用引脚第40页/共103页41Intel 2164A的工作方式和及其时序关系：的工作方式和及其时序关系：读操作读操作行地
25、址领先于行选通先有效，行选通后将行地址锁存，然行地址领先于行选通先有效，行选通后将行地址锁存，然后列地址上地址线，列地址选通锁存。读写信号为高电平，后列地址上地址线，列地址选通锁存。读写信号为高电平，控制数据从存储单元输出到控制数据从存储单元输出到DOUT。行锁存列锁存第41页/共103页42写操作写操作：对行、列选通信号要求不变。写信号先于列选通有效，写对行、列选通信号要求不变。写信号先于列选通有效，写入的数据信息必须在列选通有效前送入入的数据信息必须在列选通有效前送入DIN，且在列选通且在列选通有效后，继续保持一段时间，才能保证数据能正确写入。有效后，继续保持一段时间，才能保证数据能正确写
26、入。行锁存列锁存123第42页/共103页43刷新操作：刷新操作：由于存储单元中存储信息的电容上的电荷会泄由于存储单元中存储信息的电容上的电荷会泄漏，所以要在一定的时间内漏，所以要在一定的时间内，对存储单元进行刷新对存储单元进行刷新操作，补充电荷。芯片内部有操作，补充电荷。芯片内部有4个个128单元的读放大单元的读放大器，在进行刷新操作时，器，在进行刷新操作时，芯片只接收从地址总线上芯片只接收从地址总线上发来的发来的低低7位位的行地址，的行地址，1次次从从4个个128128的存储的存储矩阵中各选中一行矩阵中各选中一行，共，共4128个单元，分别将其所个单元，分别将其所保存的保存的信息输出到信息
27、输出到4个个128单元的读放大器中单元的读放大器中，经放，经放大后，大后，再写回原存储单元再写回原存储单元，这样实现刷新操作。，这样实现刷新操作。第43页/共103页44由列选通控制输出低7位高1位因此，在刷新操作中，因此，在刷新操作中，只有行选通起作用只有行选通起作用，即芯片，即芯片只读取行地址，只读取行地址，由于列选通控制输出缓冲器由于列选通控制输出缓冲器，所以在刷新，所以在刷新时，时，数据不会送到输出数据线数据不会送到输出数据线DOUT上上。第44页/共103页45可见，由行选通信号把刷新地址锁存进行地址可见，由行选通信号把刷新地址锁存进行地址锁存器，则选中的锁存器，则选中的4128个单
28、元都读出和重写。列个单元都读出和重写。列选通信号在刷新过程中无效，所以数据不会输入与选通信号在刷新过程中无效，所以数据不会输入与输出。输出。第45页/共103页465.3 半导体只读存储器半导体只读存储器1.掩膜只读存储器 掩膜ROM所保存的信息取决于制造工艺，一旦芯片制成后，用户是无法变更其结构的。这种存储单元中保存的信息，在电源消失后，也不会丢失，将永远保存下去。第46页/共103页47读出时，读出时，若地址信号为若地址信号为00，则选中第一条字线，该线则选中第一条字线，该线输出为输出为1，若若有有MOS管与其相连，该管与其相连，该MOS管导通管导通，对应的对应的位线就输出为位线就输出为0
29、，若没有管子与其相连，输出为若没有管子与其相连，输出为1，所以，所以，选中字线选中字线00后输出为后输出为0110。同理，字线同理，字线01输出为输出为0101。第47页/共103页48 2.可编程只读存储器可编程只读存储器PROM如果用户需要写入程序，则要通过专门的如果用户需要写入程序，则要通过专门的PROM写入电路，写入电路，产生足够大的电流把要写入产生足够大的电流把要写入“0”的那个存储位上的熔丝烧断的那个存储位上的熔丝烧断，就意味着写，就意味着写入了入了“0”。读出的操作同掩膜读出的操作同掩膜ROM。该图为该图为MOS管和熔丝组成管和熔丝组成,出厂前所有单元的熔丝都是出厂前所有单元的熔
30、丝都是通的，通的，意味着该存储器中所意味着该存储器中所有的存储内容均为有的存储内容均为“1”。大电流击穿第48页/共103页493.光擦除可编程存储器光擦除可编程存储器EPROM首先，栅极浮空，没有电荷，首先，栅极浮空，没有电荷，没有导电通道，漏源级之间不没有导电通道，漏源级之间不导电，导电，表明存储单元保存的信表明存储单元保存的信息为息为“1”。如果在漏源级之间加上如果在漏源级之间加上+25V的的电压，漏源极被瞬间击穿，电子电压，漏源极被瞬间击穿，电子通过通过SiO2绝缘层注入到浮动栅，绝缘层注入到浮动栅，浮动栅内有大量的负电荷。当高浮动栅内有大量的负电荷。当高电压去除后，由于浮动栅周围是电
31、压去除后，由于浮动栅周围是SiO2绝缘层，负电荷无法泄漏，绝缘层，负电荷无法泄漏，在在N基体内感应出导电沟道。基体内感应出导电沟道。VCC第49页/共103页50导电沟道表明相应的存储单元导通，这时存表明相应的存储单元导通，这时存储单元所保存的信息为储单元所保存的信息为“0”。一般。一般情况下，浮动栅上的电荷不会泄漏，情况下，浮动栅上的电荷不会泄漏，并且在微机系统的正常运行过程中，并且在微机系统的正常运行过程中，其信息只能读出而不能改写。其信息只能读出而不能改写。如果要清除存储单元中所保存的信如果要清除存储单元中所保存的信息，就必须将浮动栅内的负电荷释息，就必须将浮动栅内的负电荷释放掉。用一定
32、波长的紫外光照射浮放掉。用一定波长的紫外光照射浮动栅，负电荷可以获得足够的能量动栅，负电荷可以获得足够的能量摆脱摆脱SiO2的包围，以光电流的形式的包围，以光电流的形式释放掉，这时，原来存储的信息也释放掉，这时，原来存储的信息也就不存在了。就不存在了。导通VCC第50页/共103页51由这种存储单元所构成的由这种存储单元所构成的ROM存储芯片，在其存储芯片，在其上方有一个石英玻璃的窗口，紫外线正是通过上方有一个石英玻璃的窗口，紫外线正是通过这个窗口来照射其内部电路而擦除信息的，一这个窗口来照射其内部电路而擦除信息的，一般擦除信息需用紫外线照射般擦除信息需用紫外线照射1520分钟。分钟。第51页
33、/共103页52EPROM芯片芯片Intel 2716有有11条地址线条地址线，8条数据线，地址信号采用条数据线，地址信号采用双译码的方式来寻址存储单元。相应的系列还双译码的方式来寻址存储单元。相应的系列还有有：Intel 2732(4K8),2764(8K8),27128(16K8),27512(64K8)等。等。VCCVPPOECEGND1121324CE是片使能端；是片使能端；OE是数据输出使能端是数据输出使能端；VPP是编程写入电源输入端是编程写入电源输入端。容量容量：2K8位位受光窗口在微机系统中，该种类型的芯片是常用芯片，通常用来做程序存储器。第52页/共103页53Intel 2
34、716的内部结构的内部结构x译码器译码器：可以对：可以对7位行地址位行地址进行译码，共寻址进行译码，共寻址128个单元；个单元；y译码器译码器：可以对：可以对4位列地址位列地址进行译码，共寻址进行译码，共寻址16个单元个单元；16Kbit存存储阵列储阵列:有有128行行,16列列,每个存储单元有每个存储单元有8个基本存储个基本存储单元单元，各存储，各存储1位数据信息位数据信息。128128bit存储阵列存储阵列。2KB存储矩阵第53页/共103页54输出允许和片选和编程逻辑：输出允许和片选和编程逻辑：用以实现片选和控制用以实现片选和控制信息的读写；信息的读写；数据输出缓冲器：数据输出缓冲器：实
35、现对输出数据的缓冲，选中地实现对输出数据的缓冲，选中地址的存储单元中的址的存储单元中的8位数据并行输出。位数据并行输出。第54页/共103页55Intel 2716的外部结构的外部结构A10A0:地址信号地址信号输入输入，可寻址，可寻址211=2048(2K)个存储单元，每个存储个存储单元，每个存储单元内包括单元内包括8个个1 1bitbit基本存储单元；基本存储单元；D0D7:双向双向数据信号数据信号输入输出输入输出，在常规电压在常规电压(5V)下只能用作输出下只能用作输出，在，在编程电压编程电压(25V)和满足一定的编程条和满足一定的编程条件时可作为程序代码的输入端；件时可作为程序代码的输
36、入端；：片选信号片选信号输入输入，低电平有效，只有片选端为低电，低电平有效，只有片选端为低电平，才能对相应的芯片进行操作；平，才能对相应的芯片进行操作；：数据输出允许信号，数据输出允许信号，输入输入，低电平有效，该信号有，低电平有效，该信号有效时，开启输出数据缓冲器，允许数据信号输出。效时，开启输出数据缓冲器，允许数据信号输出。第55页/共103页56VCC:+5V电源，用于在一般情况下电源，用于在一般情况下的读的读(程序程序)操作；操作；VPP:+25V电源，用于电源，用于在专用的装在专用的装置上写操作置上写操作，即在大电压的作用下，即在大电压的作用下将数据固化输入到存储单元。速度将数据固化
37、输入到存储单元。速度较慢。在输入的过程中不断将数据较慢。在输入的过程中不断将数据读出进行校验。读出进行校验。GND:地地第56页/共103页57Intel 2716的工作方式及操作时序的工作方式及操作时序1)读方式读方式这是这是EPROM的主要工作方式，在读操作的过程中，的主要工作方式，在读操作的过程中，片选信号片选信号和和输出允许信号输出允许信号要同时有效。要同时有效。同时有效同时有效第57页/共103页582)禁止方式禁止方式片选信号为低电平片选信号为低电平，数据输出允许信号为高电平数据输出允许信号为高电平，禁止该，禁止该芯片输出，芯片输出，数据线为高阻状态数据线为高阻状态；3)备用方式备
38、用方式片选信号为片选信号为高电平高电平，芯片的功耗降低，芯片的功耗降低，数据输出端高阻数据输出端高阻；4)写入方式写入方式片选信号为低电平，片选信号为低电平，数据输出允许信号为高电数据输出允许信号为高电平平，VPP接接25V，将将地址码地址码及该地址欲固化写入的及该地址欲固化写入的数据数据分别送到分别送到地址线地址线和和数据线数据线上，待信号稳定后，上，待信号稳定后，在在片选端输入一宽度为片选端输入一宽度为50ms的正脉冲，即可写入的正脉冲，即可写入一个存储单元的信息。一个存储单元的信息。第58页/共103页595)校验方式校验方式在编程过程中，为了检查编程时写入的数据是在编程过程中，为了检查
39、编程时写入的数据是否正确，通常在编程的过程中包含校验操作。在一否正确，通常在编程的过程中包含校验操作。在一个字节的编程完成后，个字节的编程完成后，电源接法不变，但数据输出电源接法不变，但数据输出允许信号为低电平允许信号为低电平，则，则同一单元的数据就在数据线同一单元的数据就在数据线上输出上输出，这样就可与输入数据相比较，来校验编程，这样就可与输入数据相比较，来校验编程的结果是否正确。的结果是否正确。第59页/共103页60工作方式工作方式读读 出出未选中未选中待待 机机编编 程程禁止编程禁止编程校验读出校验读出CEOEVPP数据线数据线D7D0的状态的状态0 0 +5V 读出的数据读出的数据
40、1 +5V 高高 阻阻 1 +5V 高高 阻阻1 +25V 写入的数据写入的数据0 1 +25V 高高 阻阻0 0 +25V 读出校验数据读出校验数据2716工作方式工作方式第60页/共103页61快擦型存储器是不用电池供电的、高速耐用的非易失快擦型存储器是不用电池供电的、高速耐用的非易失性半导体存储器，但价格较贵。性半导体存储器，但价格较贵。快擦型存储器具有快擦型存储器具有EEPROM的特点，又可在计算机的特点，又可在计算机内进行擦除和编程，它的读取瞬间与内进行擦除和编程，它的读取瞬间与DRAM相似，而写时相似，而写时间与磁盘驱动器相当。间与磁盘驱动器相当。快擦型存储器可代替快擦型存储器可代
41、替EEPROM，在某些应用场合还在某些应用场合还可取代可取代SRAM，尤其是对于需要配备电池后援的尤其是对于需要配备电池后援的SRAMSRAM系系统，使用快擦型存储器后可省去电池。快擦型存储器还可统，使用快擦型存储器后可省去电池。快擦型存储器还可用于激光打印机、条形码阅读器、各种一起设备易记计算用于激光打印机、条形码阅读器、各种一起设备易记计算机的外部设备中。机的外部设备中。4.快擦除存储器快擦除存储器（Flash Memory）第61页/共103页625.电擦除可编程存储器电擦除可编程存储器（EEPROM）原理与原理与EPROM类似，类似，当浮动栅上没有电荷时，当浮动栅上没有电荷时，漏源极不
42、导电，数据信息漏源极不导电，数据信息为为“1”，当浮动栅带上当浮动栅带上电荷，漏源极导通，数据电荷，漏源极导通，数据信息为信息为“0”。在第一级浮动栅上面增加了第二级浮动栅在第一级浮动栅上面增加了第二级浮动栅，当，当V VG G电压为正，电压为正，电荷流向第一级浮动栅电荷流向第一级浮动栅(编程编程)，当当VG电压为负，电荷从浮电压为负，电荷从浮动栅流向漏极动栅流向漏极(擦除擦除)，这个过程要求电流极小，可用普通，这个过程要求电流极小，可用普通电源电源(5V)供给供给VG。第62页/共103页63EEPROM存储元等效电路存储元等效电路第1浮空栅级第2浮空栅级EEPROM的编程和擦除所需电流很小
43、，可用普通电源供的编程和擦除所需电流很小，可用普通电源供电。而且擦除可按字节进行，每个字节的擦除和编程时电。而且擦除可按字节进行，每个字节的擦除和编程时间大约为几毫秒。间大约为几毫秒。EEPROM具有很高的可靠性，擦写次具有很高的可靠性，擦写次数数104105以上，数据保持期大于以上，数据保持期大于10年。年。第63页/共103页64另外，另外，EEPROM擦除可以按字节分别进行，擦除可以按字节分别进行，即改写某一地址中的数据，字节的编程和擦除即改写某一地址中的数据，字节的编程和擦除需需10ms，因此可以进行在线编程写入。因此可以进行在线编程写入。第64页/共103页655.4 存储器系统的设
44、计 存储器芯片与存储器芯片与CPU的连接的连接地址线的连接；地址线的连接；数据线的连接；数据线的连接；控制线的连接控制线的连接。第65页/共103页661.存储器接口中应考虑的问题存储器接口中应考虑的问题一般输出线的直流负载能力为带一个一般输出线的直流负载能力为带一个TTL负载，故在小型系统中，负载，故在小型系统中，CPU可以直接与存储可以直接与存储器相连，而在较大的系统中，一般需要连接缓器相连，而在较大的系统中，一般需要连接缓冲器做中介。冲器做中介。2)CPU的时序和存储器的存取速度的配合问题的时序和存储器的存取速度的配合问题考虑考虑CPU和存储器的读写速度，必要时需设和存储器的读写速度，必
45、要时需设计电路使计电路使CPU加上固定的延时周期加上固定的延时周期TW。1)CPU总线的负载能力第66页/共103页673)存储器的地址分配和片选问题存储器的地址分配和片选问题 在一个大型的系统中，存储器往往要由多片在一个大型的系统中，存储器往往要由多片存储器芯片组成，要通过片选信号来合理设置每存储器芯片组成，要通过片选信号来合理设置每一片存储器芯片地址一片存储器芯片地址。4)控制信号的连接控制信号的连接 不同的存储器芯片控制信号的定义各不相同，不同的存储器芯片控制信号的定义各不相同，正确连接控制信号才能正确启动读写周期，使正确连接控制信号才能正确启动读写周期，使存储器正常工作。常用的控制信号
46、有存储器正常工作。常用的控制信号有RD,WR,WAIT等。等。第67页/共103页682.存储器芯片的片选控制方法存储器芯片的片选控制方法存储器的地址译码是任何存储设计的核心，其目的存储器的地址译码是任何存储设计的核心，其目的是保证是保证CPU能对所有的存储单元实现正确寻址。由能对所有的存储单元实现正确寻址。由于目前每一片存储芯片的容量是有限的，所以一个于目前每一片存储芯片的容量是有限的，所以一个存储器总是由若干个存储芯片构成。这就使得存储存储器总是由若干个存储芯片构成。这就使得存储器的地址译码被分为器的地址译码被分为片选控制译码片选控制译码和和片内地址译码片内地址译码两部分。两部分。片选控制
47、译码片选控制译码：对高位地址译码后产生：对高位地址译码后产生存储芯片的存储芯片的片选信号；片选信号；片内地址译码片内地址译码：对低位地址译码实现：对低位地址译码实现片内存储单元片内存储单元的寻址。的寻址。第68页/共103页69线选法、全译码法、部分译码法和混合译码法等。线选法、全译码法、部分译码法和混合译码法等。线选法：线选法：当存储容量不大，所使用的存储芯片数量不多，而当存储容量不大，所使用的存储芯片数量不多，而CPU的寻址空间远远大于存储器容量时，可用高位的寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，地址线直接作为存储芯片的片选信号，每一根地址每一根地址线选通
48、一块芯片。线选通一块芯片。假定某微机系统的存储容量为假定某微机系统的存储容量为4KB，CPU寻址空间为寻址空间为64KB(即地址总线即地址总线16位位)，所用芯片容量为，所用芯片容量为1KB(10位位)，那，那么，可用线选法从高么，可用线选法从高6位地址中任选位地址中任选4位作为位作为4块存储芯片块存储芯片的片选信号。的片选信号。第69页/共103页70第70页/共103页71芯片芯片 A13A12A11A10A9A8A7A6A5A4A3A2A1A0地址地址(1)000100000000000400H0001111111111107FFH(2)001000000000000800H001011
49、111111110BFFH(3)010000000000001000H0100111111111113FFH(4)100000000000002000H1000111111111123FFH存储器地址分配如下：存储器地址分配如下：第71页/共103页72优点：优点：连线简单，无需专门的译码电路连线简单，无需专门的译码电路缺点：缺点：1）当存在空闲地址线时，由于空闲地址线可取当存在空闲地址线时，由于空闲地址线可取0或或1，导致地址重迭；，导致地址重迭；2）整个存储器地址分布不连续，使可寻址范围减整个存储器地址分布不连续，使可寻址范围减小。小。第72页/共103页73 全译码法全译码法除了将低位地
50、址总线直接与各芯片的地址线除了将低位地址总线直接与各芯片的地址线相连接外，其余高位地址总线全部经译码后相连接外，其余高位地址总线全部经译码后作为个芯片的片选信号。作为个芯片的片选信号。例如例如：CPU地址总线为地址总线为16位位,存储芯片容量为存储芯片容量为8KB.采用全译码方式寻址采用全译码方式寻址64KB容量存储器容量存储器。第73页/共103页74第74页/共103页75芯片芯片 A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0地址地址(1)0000000000000000 0000H0001111111111111 1FFFH(2)0010000000000