《时序逻辑电路的设计.pptx》由会员分享，可在线阅读，更多相关《时序逻辑电路的设计.pptx（33页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、分析分析复习复习 分析下图所示的时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出函数，画出电路的状态表和转移图，并说明电路能否自启动。第1页/共33页引例引例1 设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。状态化简2状态分配3已经最简。已是二进制状态。建立原始状态图第2页/共33页4选触发器，求时钟、输出、状态、驱动方程 因需用3位二进制代码，选用3个CLK下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：输出函数Y：第3页/共33页状状态态方方程程不化简，以便使之与JK触发器的特性方程的形式一致。第4页
2、/共33页比较，得驱动方程：电电路路图图5第5页/共33页检查电路能否自启动6将无效状态111代入状态方程计算：可见111的次态为有效状态000，电路能够自启动。第6页/共33页设计要求原始状态图最简状态图画电路图检查电路能否自启动1246一、同步时序逻辑电路的设计一、同步时序逻辑电路的设计设计步骤：设计步骤：设计步骤：设计步骤：选触发器，求时钟、输出、状态、驱动方程5状态分配3化简第7页/共33页 设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 101100111011110输入Y 000000001000110例1建立原始状态图S0
3、S1S2S3 设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y 若继续输入1，由状态S1转入状态S2，并输出0；1/0 如果仍接着输入1，由状态S2转入状态S3，并输出1；1/1 此后若继续输入1，电路仍停留在状态S3，并输出1。1/1 电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0第8页/共33页 原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态化简2状态分配3 所得原始状
4、态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=10第9页/共33页4选触发器，求时钟、输出、状态、驱动方程 选用2个CLK下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出函数状态方程第10页/共33页比较，得驱动方程：电路图5检查电路能否自启动6将无效状态11代入输出函数和状态方程计算：电路能够自启动。第11页/共33页例设计一个异步时序电路，要求如右图所示状态图。4选触发器，求时钟、输出、状态、驱动方程 选用3个
5、CLK上升沿触发的D触发器，分别用FF0、FF1、FF2表示。输出函数二、异步时序逻辑电路的设计二、异步时序逻辑电路的设计 异步时序逻辑电路的设计过程与同步时序逻辑电路的设计过程基本相同。惟一不同的是，在设计异步时序逻辑电路时，要为各个触发器选择时钟脉冲信号。第12页/共33页次态卡诺图时钟方程：FF0每输入一个CLK翻转一次，只能选CLK。选择时钟脉冲的一个选择时钟脉冲的一个基本原则：在满足翻转要基本原则：在满足翻转要求的条件下，触发沿越少求的条件下，触发沿越少越好。越好。FF1在t2、t4时刻翻转，可选Q0。FF2在t4、t6时刻翻转，可选Q0。第13页/共33页第14页/共33页电电路路
6、图图5检查电路能否自启动6 将无效状态110、111代入输出函数和状态方程计算：电路能够自启动。特性方程：第15页/共33页在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器三、集成计数器三、集成计数器第16页/共33页1 1、集成同步二进制计数器、集成同步二进制计数器CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CLKT=CLKP=1时，按照4位自然二进制码进行同步计数。CR=LD=1且CLKTCLKP=0时，计数
7、器状态保持不变。74LS16374LS163的引脚排列的引脚排列和和74LS16174LS161相同，不相同，不同之处是同之处是74LS16374LS163采采用同步清零方式。用同步清零方式。第17页/共33页CR=1时，异步清零。CR=0、EN=1时，在CLK脉冲上升沿作用下进行同步加法计数。CR=0、CLK=0时，在EN脉冲下降沿作用下进行同步加法计数。CR=0、EN=0或CR=0、CLK=1时，计数器状态保持不变。第18页/共33页 U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个
8、芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCLK，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。第19页/共33页 CR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CLKU是加法计数脉冲输入端；CLKD是减法计数脉冲输入端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CLKU、CLKD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。第20页/共33页2 2、集成异步二进制计数器、集成异步二进制计数器CR=0时异步清零。C
9、R=1、CT/LD=0时异步置数。CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CLK加在CLK0端、把Q0与CLK1连接起来，则构成4位二进制即16进制异步加法计数器。若将CLK加在CLK1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CLK加在CLK0端，CLK1接0或1，则形成1位二进制即二进制计数器。第21页/共33页3 3、集成同步十进制计数器、集成同步十进制计数器 集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（1
10、6进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。第22页/共33页4、集成异步十进制计数器第23页/共33页5 5、N N进制计数器的构成进制计数器的构成1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。
11、（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。第24页/共33页用74LS163来构成一个十二进制计数器。（1）
12、写出状态SN-1的二进制代码。（3）画连线图。SN-1S12-1S111011（2）求归零逻辑。例D0D3可可随随意意处处理理D0D3必必须须都都接接 0第25页/共33页用74LS197来构成一个十二进制计数器。（1）写出状态SN的二进制代码。（3）画连线图。SNS121100（2）求归零逻辑。例D0D3可可随随意意处处理理D0D3必必须须都都接接0第26页/共33页用74LS161来构成一个十二进制计数器。SNS121100例D0D3可可随随意意处处理理D0D3必必须须都都接接0SN-1S111011第27页/共33页1 1、计数器型顺序脉冲发生器、计数器型顺序脉冲发生器 在数字电路中，能
13、按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。四、顺序脉冲发生器四、顺序脉冲发生器第28页/共33页时序图时序图电电路路图图第29页/共33页用集成计数器用集成计数器74LS16374LS163和集成和集成3 3线线-8-8线译线译码器码器74LS13874LS138构成的构成的8 8输出顺序脉冲发生输出顺序脉冲发生器。器。第30页/共33页2 2、移位型顺序脉冲发生器、移位型顺序脉冲发生器 移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成。其中环形计数器的输出就是顺序脉冲，故可不加译码电路就可直接作为顺序脉冲发生器。第31页/共33页时时序序图图第32页/共33页感谢您的观看！第33页/共33页