《微机接口2.ppt》由会员分享，可在线阅读，更多相关《微机接口2.ppt（77页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第2 2章章 80868086微处理器及其系统微处理器及其系统指令的一般执行过程：指令的一般执行过程：取指令取指令 指令译码指令译码 读取操作数读取操作数 执行指令执行指令 存放结果存放结果2串行工作方式：串行工作方式：l80888088/8086/8086以前的以前的CPUCPU采用串行工作方式：采用串行工作方式：1）CPU访问存储器访问存储器(存取数据或指令存取数据或指令)时要等待总线操作的完成时要等待总线操作的完成 2）CPU执行指令时总线处于空闲状态执行指令时总线处于空闲状态 缺点：缺点：CPU无法全速运行无法全速运行 解决：总线空闲时预取指令，使解决：总线空闲时预取指令，使CPU需
2、要指令时能立刻得到需要指令时能立刻得到取指令取指令1执行执行1取操取操作数作数2执行执行2CPUBUS忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌存结果存结果1取指令取指令23并行工作方式：并行工作方式：l8088/8086CPU采用并行工作方式采用并行工作方式取指令取指令2 取操作数取操作数BIU存结果存结果取指令取指令3 取操作数取操作数 取指令取指令4执行执行1执行执行2执行执行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌42.2.1 8088/80861 8088/8086微处理器微处理器主要内容：l8086CPU的内部结构和特点；的内部结构和特点；l8086CPU内部寄存器的功
3、能；内部寄存器的功能；l8086CPU外部引脚及工作模式；外部引脚及工作模式；l8086的工作时序。的工作时序。5一、一、8086/8088微处理器的内部结构（功能结构）微处理器的内部结构（功能结构）Intel 8086微处理器的一般性能特点：微处理器的一般性能特点：16位的内部结构，位的内部结构，16位双向数据信号线位双向数据信号线；20位位地址信号线，可寻址地址信号线，可寻址1M字节存储单元；字节存储单元；较强的指令系统；较强的指令系统；利用低利用低16位的地址总线来进行位的地址总线来进行I/O端口寻址，可寻址端口寻址，可寻址64K个个I/O端口端口；中断功能强，可处理内部软件中断和外部中
4、断，中断源可达中断功能强，可处理内部软件中断和外部中断，中断源可达256个；个；单一的单一的5V电源，单相时钟电源，单相时钟5MHz。40个个外部引脚，双列直插式封装。外部引脚，双列直插式封装。68088与与8086：l8088、8086基本类似基本类似l16位位CPU、AB宽度宽度20位，可寻址位，可寻址220即即1M字节地址空间。字节地址空间。l差别：差别：l指令预取队列：指令预取队列：8088为为4字节，字节，8086为为6字节字节l数据总线引脚：数据总线引脚：8088有有8根，根，8086有有16根根l8088为准为准16位位CPU，内部，内部DB为为16位，但外部仅为位，但外部仅为8
5、位，位，16位位数据要分两次传送数据要分两次传送l本课程主要介绍本课程主要介绍80867AH ALBH BLCH CLDH DL SP BP DI SI通通用用寄寄存存器器运算寄存器运算寄存器ALU标志标志执行部分执行部分控制电路控制电路1 2 3 4 5 6 CS DS SS ES IP内部寄存内部寄存器器I/O控制控制电路电路地址加地址加法器法器20位位16位位8位位指令队列缓冲器指令队列缓冲器外外总总线线执行部件执行部件EU总线接口部件总线接口部件BIU8086CPU结构图结构图AXBXCXDX总线接口单元BIUl功能：功能：负责负责负责负责CPUCPU与存储器及与存储器及与存储器及与存
6、储器及I/OI/O接口之间的数据传送操作接口之间的数据传送操作接口之间的数据传送操作接口之间的数据传送操作 l从内存中取指令送入指令预取队列从内存中取指令送入指令预取队列l lCPUCPU执行指令时，到指定的位置（内存）单元取执行指令时，到指定的位置（内存）单元取执行指令时，到指定的位置（内存）单元取执行指令时，到指定的位置（内存）单元取操作数，并将其送至要求的位置单元中。操作数，并将其送至要求的位置单元中。操作数，并将其送至要求的位置单元中。操作数，并将其送至要求的位置单元中。l在执行转移程序时，在执行转移程序时，BIU使指令预取队列复位，使指令预取队列复位，从指定的新地址取指令，并立即传给
7、执行单从指定的新地址取指令，并立即传给执行单元执行元执行。l l通过外部地址总线寻址通过外部地址总线寻址通过外部地址总线寻址通过外部地址总线寻址l l通过外部数据总线传送数据通过外部数据总线传送数据通过外部数据总线传送数据通过外部数据总线传送数据9总线接口部件总线接口部件BIU包括包括四个四个16位段地址寄存器位段地址寄存器CSDSESSS代码段寄存器数据段寄存器附加段寄存器堆栈段寄存器只能只能16位使用位使用一个一个16位指令指针寄存器位指令指针寄存器IP8086：六字节指令队列：六字节指令队列8088：四字节指令队列：四字节指令队列一个一个20位位地址加法器地址加法器10执行单元EUl功能
8、功能:执行指令执行指令 从指令队列中取指令代码从指令队列中取指令代码 译码译码 在在ALU中完成数据的运算中完成数据的运算 运算结果运算结果 的特征保存在标志寄存器的特征保存在标志寄存器FLAGS中。中。11八个八个16位通用寄存器位通用寄存器AXBXCXDXALAHBHCHDHBLCLDLAX,BX,CX,DXAX,BX,CX,DX可作为二可作为二个单独的个单独的8 8寄存器位使用寄存器位使用（其中（其中SP,BP,SI,DI四四个可有专用个可有专用)不能拆开使用不能拆开使用 SPBPSIDI一个一个16位标志寄存器位标志寄存器FLAGSPSW算术逻辑单元（算术逻辑单元（运算器运算器）ALU
9、执行单元执行单元EU包括包括12说明：说明：（1）指令队列缓冲器：）指令队列缓冲器：在执行指令的同时，将取下一在执行指令的同时，将取下一条指令，并放入指令队列缓冲器中。条指令，并放入指令队列缓冲器中。CPU执行完一条执行完一条指令后，可以指令下一条指令指令后，可以指令下一条指令。提高提高CPU效率。效率。（2）地址加法器：）地址加法器：8086/8088可用可用20位位地址寻址地址寻址1M字节字节的内存空间，而的内存空间，而CPU内部的寄存器都是内部的寄存器都是16 位，位，因此需要由一个附加的机构来计算出因此需要由一个附加的机构来计算出20位的物理地址，位的物理地址，这个机构就是这个机构就是
10、20位的地址加法器。位的地址加法器。13结论:l指令预取队列的存在使指令预取队列的存在使EU和和BIU两个部两个部分可同时进行工作，从而带来了以下两分可同时进行工作，从而带来了以下两个好处：个好处：l提高了CPU的效率l降低了对存储器存取速度的要求151.通用寄存器通用寄存器l8086有有8个通用的个通用的16位寄存器位寄存器（1）数据寄存器数据寄存器:AX BX CX DX（2）变址寄存器变址寄存器:SI DI（3）地址指针寄存器地址指针寄存器:BP SPl4个数据寄存器个数据寄存器还可以分成还可以分成高高8位位和和低低8位位两个独立两个独立的寄存器，这样又形成的寄存器，这样又形成8个通用的
11、个通用的8位寄存器位寄存器AX：AH AL BX：BH BLCX：CH CL DX：DH DL二、8086的寄存器组16（1）数据寄存器）数据寄存器lAX称为累加器（称为累加器（Accumulator）使用频度最高。用于算术、逻辑运算以及与外设传送信息等lBX称为基址寄存器（称为基址寄存器（Base address Register）常用做存放存储器地址lCX称为计数器（称为计数器（Counter）作为循环和串操作等指令中的隐含计数器lDX称为数据寄存器（称为数据寄存器（Data register）常用来存放双字长数据的高16位，或存放外设端口地址17数据寄存器特有的习惯用法lAX：累加器。多
12、用于存放中间运算结果。所有累加器。多用于存放中间运算结果。所有 I/O指令必须都通过指令必须都通过AX与接口传送信息；与接口传送信息；lBX：基址寄存器。在间接寻址中用于存放基地址；基址寄存器。在间接寻址中用于存放基地址；lCX：计数寄存器。用于在循环或串操作指令中存计数寄存器。用于在循环或串操作指令中存 放循环次数或重复次数；放循环次数或重复次数；lDX：数据寄存器。在数据寄存器。在32位乘除法运算时，存放位乘除法运算时，存放 高高16位数；在间接寻址的位数；在间接寻址的I/O指令中存放指令中存放 I/O端口地址。端口地址。18（2）变址寄存器）变址寄存器l16位变址寄存器位变址寄存器SI和
13、和DIl常用于存储器变址寻址方式时提供地址常用于存储器变址寻址方式时提供地址lSI是源地址寄存器（Source Index）lDI是目的地址寄存器（Destination Index）l在串操作类指令中，在串操作类指令中，SI、DI还有较特殊的用法，用还有较特殊的用法，用SI存放源操作数的偏移地址，而用存放源操作数的偏移地址，而用DI存放目标操作数的存放目标操作数的偏移地址偏移地址19（3）地址指针寄存器）地址指针寄存器l地址指针寄存器用于寻址内存地址指针寄存器用于寻址内存堆栈堆栈内的数据内的数据lSPSP为堆栈指针寄存器（为堆栈指针寄存器（Stack Pointer）,指示堆指示堆栈段栈顶的
14、位置（偏移地址）栈段栈顶的位置（偏移地址）lBPBP为基址指针寄存器（为基址指针寄存器（Base Pointer），表示数），表示数据在堆栈段中的基地址据在堆栈段中的基地址lSPSP和和BPBP寄存器与寄存器与SSSS段寄存器联合使用以确定堆栈段段寄存器联合使用以确定堆栈段中的存储单元地址中的存储单元地址20BX与BP在应用上的区别l作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；l作为基址寄存器，作为基址寄存器，BX通常用于寻址数据段；通常用于寻址数据段；BP则通常用于寻址堆栈段。则通常用于寻址堆栈段。lBX一般一般与与DS或或ES搭配使用搭配使用212、段寄存器
15、存储器寻址l物理地址物理地址l8086：20根地址线，可寻址根地址线，可寻址220(1MB)个存储个存储单元单元lCPU送到送到AB上的上的20位的地址称为物理地址位的地址称为物理地址 22物理地址物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存储器的操作完全基于存储器的操作完全基于物理地址。物理地址。问题：问题：80868086的内部总线和内部的内部总线和内部寄存器均为寄存器均为1616位，如何位，如何生成生成2020位地址？位地址？解决解决：存储器分段：存储器分段23存储器分段存储器分段高地址高地址低地址低地址段基址段基址段
16、基址段基址段基址段基址段基址段基址最大最大64KB，最小，最小16B段段i-1段段i段段i+124逻辑地址l段基地址段基地址和和段内段内偏移偏移组成了组成了逻辑地址逻辑地址 段地址 偏移地址(偏移量)格式为：格式为：段地址段地址:偏移地址偏移地址 物理地址物理地址=段基地址段基地址16+偏移地址偏移地址60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 偏移地址=0002H25物理地址是唯一的物理地址是唯一的逻辑地址可以有多种表示逻辑地址可以有多种表示例如：4000H：34EFH 4100H：24EFH 4300H：04EFH 均表示同一个物理地
17、址：均表示同一个物理地址：434EFH 40000H 41000H 43000H04EFH24EFH34EFH 在段地址已经确定的情况下，我们所说的地址，在段地址已经确定的情况下，我们所说的地址，都是指存储器的段内偏移地址。都是指存储器的段内偏移地址。26lBIU中的地址加法器用来实现逻辑地址到物理地址的变换中的地址加法器用来实现逻辑地址到物理地址的变换l8086 可同时访问可同时访问4个段，个段，4个段寄存器中的内容指示了每个段的基地址个段寄存器中的内容指示了每个段的基地址段基址段基址段内偏移段内偏移物理地址物理地址+16位20位000027段寄存器：用于存放逻辑段的段基地址段寄存器：用于存
18、放逻辑段的段基地址 CS：代码段寄存器代码段寄存器 代码段用于存放指令代码代码段用于存放指令代码 DS：数据段寄存器数据段寄存器 ES：附加段寄存器附加段寄存器 数据段和附加段用来存放操作数数据段和附加段用来存放操作数 SS：堆栈段寄存器堆栈段寄存器 堆栈段用于存放返回地址，保存寄存器内容，堆栈段用于存放返回地址，保存寄存器内容，传递参数传递参数28例例：已知已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，DS段有一操作数，其偏移地址段有一操作数，其偏移地址=0204H，1)画出各段在内存中的分布画出各段在内存中的分布 2)指出各段首地址指出各段首地址 3)该操作数
19、的物理地址该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解：各段分布及段首址见右图所示。各段分布及段首址见右图所示。操作数的物理地址为：操作数的物理地址为：250AH10H+0204H=252A4H29堆栈及堆栈段的使用l内存中一个按内存中一个按FILO方式操作的特殊区域方式操作的特殊区域l每次压栈和退栈均以每次压栈和退栈均以WORD为单位为单位lSS存放堆栈段地址，存放堆栈段地址，SP存放段内偏移，存放段内偏移，SS:SP构成了堆栈指针构成了堆栈指针l堆栈用于存放返回地址、过程参数或需要保护堆栈用于存放返回地址、过程参数或需要保护的数据的数据
20、l常用于响应中断或子程序调用常用于响应中断或子程序调用30堆栈操作堆栈操作SPSSSS压栈前压栈前退栈后退栈后低低高高12HSSF0HSP压栈后压栈后低高SPSPSPF0H12HSP31例：l若已知（若已知（SS）=1000H （SP）=2000Hl则堆栈段的段首物理地址则堆栈段的段首物理地址=？l栈顶物理地址栈顶物理地址=？l若现在把若现在把1234H送入堆送入堆栈，则它所在的存储单元栈，则它所在的存储单元物理地址物理地址=？l若该段最后一个单元若该段最后一个单元 便移地址为便移地址为2FFFH，则栈底则栈底 物理地址物理地址=？段首段首栈底栈底栈顶栈顶堆堆栈栈段段32解：l若已知（若已知（
21、SS）=1000H （SP）=2000Hl则堆栈段的段首物理地址则堆栈段的段首物理地址=10000Hl栈顶物理地址栈顶物理地址=12000Hl若现在把若现在把1234H送入堆送入堆栈，则它所在的存储单元栈，则它所在的存储单元物理地址物理地址=11FFEHl若该段最后一个单元若该段最后一个单元 偏移地址为偏移地址为2FFFH，则栈底则栈底物理地址物理地址=12FFFH段首栈底栈顶堆栈段333、控制寄存器lIP：指令指针寄存器，其内容为下一条指令指针寄存器，其内容为下一条 要执行的指令的偏移地址要执行的指令的偏移地址lFLAGS：标志寄存器标志寄存器l状态标志：存放运算结果的特征l控制标志：控制某
22、些特殊操作 6个状态标志位个状态标志位(CF，SF，AF，PF，OF，ZF)3个控制标志位个控制标志位(IF，TF，DF)34指令指针寄存器指令指针寄存器lIP（Instruction Pointer）为指令指针寄存器，为指令指针寄存器，指示主存储器指令的位置指示主存储器指令的位置l随着指令的执行，随着指令的执行，IP将自动修改以指示下一条将自动修改以指示下一条指令所在的存储器位置指令所在的存储器位置lIP寄存器是一个专用寄存器寄存器是一个专用寄存器lIPIP寄存器与寄存器与CSCS段寄存器联合使用以确定下一条段寄存器联合使用以确定下一条指令的存储单元地址指令的存储单元地址35标志寄存器标志寄
23、存器 FLAGS16位寄存器，其中有位寄存器，其中有7位未用。位未用。D15D0 OF DF IF TF SF ZF AF PF CF进进借借位位标标志志奇奇偶偶标标志志半半进进借借位位标标志志零零标标志志符符号号标标志志单单步步中中断断中中断断允允许许方方向向标标志志溢溢出出标标志志1-有进、借位有进、借位0-无进、借位无进、借位1-低低8位有偶数个位有偶数个10-低低8位有奇数个位有奇数个11-低低4位向高位向高4位有进、借位位有进、借位0-低低4位向高位向高4位无进、借位位无进、借位1-结果为结果为00-结果不为结果不为0368086的指令执行过程的指令执行过程37三、三、8086 CP
24、U的引脚及工作模式的引脚及工作模式38l引脚定义的方法可大致分为：引脚定义的方法可大致分为：l每个引脚只传送一种信息（每个引脚只传送一种信息（RD等）；等）；l引脚电平的高低不同的信号（引脚电平的高低不同的信号（IO/M等）；等）；lCPU工作于不同方式有不同的名称和定义工作于不同方式有不同的名称和定义（WR/LOCK 等）；等）；l分时复用引脚（分时复用引脚（AD15 AD0 等）等）；l引脚的输入和输出分别传送不同的信息引脚的输入和输出分别传送不同的信息（RQ/GT等）。等）。39主要引脚（最小模式下）主要引脚（最小模式下）8088086 6是工作在最小还是最大模式由是工作在最小还是最大模
25、式由MN/MXMN/MX端状态端状态决定：决定：MN/MX=0MN/MX=0时工作于最大模式，反之工作于时工作于最大模式，反之工作于最小模式。最小模式。数据信号线数据信号线(DB)(DB)与地址信号线与地址信号线(AB)(AB)：lAD15AD0：三态，地址三态，地址/数据复用线。数据复用线。ALEALE有效时为地有效时为地 址的低址的低1616位。地址信号有效时为输出，传送位。地址信号有效时为输出，传送 数据信号时为双向。数据信号时为双向。lA19A16：三态，输出。高三态，输出。高4 4位地址信号，与状态信号位地址信号，与状态信号 S6-S3分时复用。分时复用。40主要的控制和状态信号lW
26、R：三态，输出。写命令信号；三态，输出。写命令信号；lRD：三态，输出。读命令信号；三态，输出。读命令信号；lIO/M：三态，输出。指出当前访问的是存储器还是三态，输出。指出当前访问的是存储器还是I/O接接 口。低：口。低：I/O接口，高：内存接口，高：内存lDEN：三态，输出。低电平时，表示三态，输出。低电平时，表示DB上的数据有效；上的数据有效；lRESET：输入，为高时，输入，为高时，CPU执行复位；执行复位；lALE：三态，输出。高：三态，输出。高：AB地址有效；地址有效；lDT/R：三态，输出。数据传送方向，高：三态，输出。数据传送方向，高：CPU输出，输出，低：低：CPU输入输入4
27、1例：l 当当WR=1，RD=0，IO/M=1时，表示时，表示CPU当前正在进行当前正在进行读存储器读存储器操作。操作。42READY信号(输入)：用于协调用于协调CPU与存储器、与存储器、I/O接口之间的速度差异接口之间的速度差异READY信号由存储器或信号由存储器或I/O接口发出。接口发出。READY=0时，时，CPU就在就在T3后插入后插入TW周期，插入的周期，插入的TW个数取决于个数取决于READY何时变为高电平。何时变为高电平。43中断请求和响应信号lINTR：输入，可屏蔽中断请求输入端。输入，可屏蔽中断请求输入端。高：有高：有INTR中断请求中断请求lNMI：输入，非屏蔽中断请求输
28、入端。输入，非屏蔽中断请求输入端。低低高，有高，有NMI中断请求中断请求lINTA：输出，对输出，对INTR信号的响应。信号的响应。44总线保持信号总线保持信号lHOLD：总线保持请求信号输入端。当总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，以外的其他设备要求占用总线时，通过该引脚向通过该引脚向CPU发出请求。发出请求。lHLDA：输出，对输出，对HOLD信号的响应。为高信号的响应。为高 电平时，表示电平时，表示CPU已放弃总线控制已放弃总线控制 权，所有三态信号线均变为高阻状权，所有三态信号线均变为高阻状 态。态。458086CPU的两种工作模式l8086可工作于两种模式
29、：可工作于两种模式：l最小模式最小模式和最大模式最大模式l最小模式为单处理机模式，控制信号最小模式为单处理机模式，控制信号较少，一般可不必外接总线控制器。较少，一般可不必外接总线控制器。l最大模式为多处理机模式，控制信号最大模式为多处理机模式，控制信号较多，较多，CPU必须通过总线控制器与总必须通过总线控制器与总线相连。线相连。46地址锁存器 8282 (三片）数据收发器 8286 （二片）ALEA19A16AD15AD0DENHOLDHLDAINTRREADYRESETCLK8284时钟发生器DT/RM/IOBHEWRRDINTAMN/MXRESETREADY系统地址总线A19A0系统数据总
30、线D15D0系统控制总线+5V最最小小工工作作模模式式的的系系统统配配置置8086NMITEST47l最小模式最小模式仅支持单处理器仅支持单处理器l最小模式下主要解决最小模式下主要解决：l地址与数据的分离地址与数据的分离l地址锁存地址锁存l电路实现方案电路实现方案l用用3片片8位的锁存器位的锁存器8282实现地址锁存。实现地址锁存。ALE为锁为锁存控制信号，存控制信号，OE#00使锁存的地址直接输出；使锁存的地址直接输出；l用用2片双向三态门片双向三态门8286用作数据总线驱动和隔离，用作数据总线驱动和隔离，DT/R#作为方向控制，作为方向控制，DEN#作为开门信号；作为开门信号；l其他控制信
31、号由其他控制信号由8086直接产生。直接产生。48*地址地址锁存器锁存器Intel 8282具有三态输出的具有三态输出的TTL电平锁存器电平锁存器OE*输出允许引脚输出允许引脚STB 电平锁存引脚电平锁存引脚49*数据收发器数据收发器Intel 8286OE*0，导通，导通 T1 AB T0 ABOE*1，不导通，不导通8位双向缓冲器位双向缓冲器可以双向导通可以双向导通输出与输入同相输出与输入同相508088最小组态总线形成最小组态总线形成（Intel 产品手册推荐电路）产品手册推荐电路）RESET TEST HOLD HLDA NMI INTR INTA M/IO WR RDREADY CL
32、K READYMN/MX+5V控制总线控制总线地址总线地址总线A19 A0数据总线数据总线D7 D0 ALE A19 A8 AD7 AD 0 DT/R DEN8088CPUSTB 8282OETOE82868284A系统总线系统总线51最大模式l最大模式最大模式可支持多处理器可支持多处理器l大多数控制信号是由总线控制器大多数控制信号是由总线控制器8288对对S0#、S1#、S2#三个信号译码得到，如三个信号译码得到，如DT/R#、ALE、DEN#、IOR#、IOW#、MEMR#、MEMW#信号。信号。DB和和AB的的构成基本同最小模式。构成基本同最小模式。lPC/XT机的总线采用了最大模式，但
33、有三点区别：机的总线采用了最大模式，但有三点区别：n地址总线驱动用2个74LS373和1个74LS244代替3个8282；n数据总线驱动用74LS245代替8286；n支持DMA传送。528086/8088的引脚信号和功能（最大模式下）的引脚信号和功能（最大模式下）24、25脚 QS0和和QS1 指令队列状态信号（输出）指令队列状态信号（输出）26、27、28脚 S0、S1和和S2 总线周期状态信号（输出总线周期状态信号（输出）29脚 LOCK总线封锁信号（输出）总线封锁信号（输出）30、31脚 RQ/GT1、RQ/GT0 总线请求（输入总线请求（输入)/总线允许总线允许（输出）（输出）53地
34、址锁存器 8282 (三片）数据收发器8286（二片）ALEA19A16AD15AD0DENINTRREADYRESETCLK8284时钟发生器DT/R S0BHES1S2MN/MXRESETREADY系统地址总线系统数据总线RQ/GT0RQ/GT1总线控制器 8288QS1QS0其它协处理器系统控制总线最最最最大大大大工工工工作作作作模模模模式式式式的的的的系系系系统统统统配配配配置置置置808654四、时序l时序的概念：时序的概念：CPU各引脚信号在时间上的关系。各引脚信号在时间上的关系。l总线周期（总线周期（Bus Cycle):：CPU完成一次访问内存完成一次访问内存(或接口或接口)操
35、作操作 所需要的时间。所需要的时间。一个总线周期至少包括一个总线周期至少包括4个时钟周期。个时钟周期。l时钟周期（时钟周期（Clock Cycle):：由时钟发生器产生。是计算机内部最：由时钟发生器产生。是计算机内部最 小的时间单位，用小的时间单位，用Ti表示。表示。T总线周期CLK指令周期（指令周期（Instruction Cycle):CPU执行一条指令的时间55第第4章：周期介绍章：周期介绍56第第4章：等待状章：等待状态态Tw的插入的插入578086/8088的主要操作功能和时序的主要操作功能和时序1、系统的复位和启动、系统的复位和启动2、总线操作和总线周期、总线操作和总线周期3、中断
36、操作、中断操作4、最小工作模式下的总线保持、最小工作模式下的总线保持5、最大工作模式下的读、最大工作模式下的读/写操作写操作581、系统的复位和启动、系统的复位和启动 当当8086/8088的的RESET引脚引脚出现高电平的触出现高电平的触发信号发信号 时，系统进入复位和启动流程。时，系统进入复位和启动流程。8086/8088要求要求RESET信号至少保持信号至少保持4个时钟周期。个时钟周期。当当8086/8088进入复位状态后，进入复位状态后，CS寄存器被置成寄存器被置成FFFFH，其余所有寄存器均被清零。然后，便从内存其余所有寄存器均被清零。然后，便从内存的的FFFF0H处执行第一条指令，
37、开始重新启动。处执行第一条指令，开始重新启动。RESETCLK4T59T1T2T3T4TWCLKALEA19A16AD15AD0RDM/IO地址地址状态状态地址地址数据数据低：读I/O端口高：读内存最小模式下的总线读周期最小模式下的总线读周期BHE2、总线操作和总线周期、总线操作和总线周期60T1T2T3T4TWCLKALEA19A16AD15AD0WRM/IO地址地址状态状态地址地址数据数据低：写I/O端口高：写内存最小模式下的总线写周期最小模式下的总线写周期BHE613.622.2 系统总线 主要内容：主要内容：l总线的基本概念和分类；总线的基本概念和分类；l总线的工作方式；总线的工作方式
38、；l常用系统总线标准。常用系统总线标准。63一、概述l总线：总线：是是一组导线和相关的控制、驱动电路一组导线和相关的控制、驱动电路的的集合集合。是是计算机系统各部件之间传输地计算机系统各部件之间传输地址、数据和控制信息址、数据和控制信息的的公共通道公共通道。地址总线（地址总线（AB）数据总线（数据总线（DB）控制总线（控制总线（CB）64总线结构的优点总线结构的优点l简化系统设计（模块化）简化系统设计（模块化）l提高兼容性提高兼容性l便于扩充升级便于扩充升级l便于维修便于维修l减低生产成本减低生产成本65总线分类 CPU总线：总线：CPU 其他部件其他部件系统总线：主机系统总线：主机I/O接口
39、接口外部总线：微机外部总线：微机外设外设片内总线片内总线片外总线片外总线 按相对按相对CPU的位置的位置按层次按层次 结构结构66总线结构l单总线结构单总线结构 简单，但总线竞争严重简单，但总线竞争严重CPU M M I/O I/O I/O67多总线结构面向面向CPU的双总线结构的双总线结构面向主存的双总线结构面向主存的双总线结构双总线结构双总线结构多总线结构多总线结构68二、总线技术二、总线技术*l总线传输需要解决的问题：总线传输需要解决的问题：l传输同步传输同步协调通信双方的传输操作n同步、异步、半同步l总线仲裁总线仲裁消除多个设备同时使用总线造成的冲突现象nMaster查询，Slave独
40、立请求l出错处理出错处理l信号驱动信号驱动69同步方式同步方式l同步传输同步传输用公共的时钟统一用公共的时钟统一 各部件数据发各部件数据发送和接收的时机送和接收的时机l异步传输异步传输用控制和状态信号协调用控制和状态信号协调 各部件数各部件数据发送和接收的时机据发送和接收的时机l半同步半同步用公共的时钟统一用公共的时钟统一 控制和状态信号控制和状态信号的产生时机（即控制和状态信号与时钟是同步的产生时机（即控制和状态信号与时钟是同步的），但数据发送和接收的时机仍不固定的），但数据发送和接收的时机仍不固定70总线仲裁总线仲裁l用来决定某一时刻哪一个部件可以使用总线用来决定某一时刻哪一个部件可以使用
41、总线l集中控制集中控制统一由总线控制器进行控制统一由总线控制器进行控制l分散控制分散控制总线控制由各部件共同实现，总线控制由各部件共同实现，所有部件均按统一的规则来访问总线所有部件均按统一的规则来访问总线71总线仲裁总线仲裁集中控制集中控制l1）链式查询）链式查询基本原理是：基本原理是：l部件提出申请（部件提出申请（BR）l总线控制器发出批准信号（总线控制器发出批准信号（BG）l提出申请的部件截获提出申请的部件截获BG，并禁止，并禁止BG信号进信号进一步向后传播一步向后传播l提出申请的部件发出总线忙信号（提出申请的部件发出总线忙信号（BS），），开始使用总线。总线忙信号将阻止其他部件开始使用总
42、线。总线忙信号将阻止其他部件使用总线，直到使用总线的设备释放总线使用总线，直到使用总线的设备释放总线l电路最简单，但优先级固定，不能改变电路最简单，但优先级固定，不能改变72总线仲裁总线仲裁集中控制集中控制l2）计数器查询）计数器查询基本原理是：基本原理是：l需要使用总线的部件提出申请（需要使用总线的部件提出申请（BR）l总线控制器发出递增的设备地址总线控制器发出递增的设备地址l提出申请的设备检查设备地址，若与自己的地址匹提出申请的设备检查设备地址，若与自己的地址匹配，就发出总线忙信号（配，就发出总线忙信号（BS），然后就可以使用总），然后就可以使用总线线l总线控制器根据检测到总线控制器根据检
43、测到BS信号时的设备地址就知道信号时的设备地址就知道当前哪个设备使用了总线当前哪个设备使用了总线l调整设备地址发出的顺序即可改变优先级别调整设备地址发出的顺序即可改变优先级别l仲裁过程较慢仲裁过程较慢73总线仲裁总线仲裁集中控制集中控制l3）独立请求）独立请求基本原理是：基本原理是：l每个设备都拥有独立的总线请求线和总线应每个设备都拥有独立的总线请求线和总线应答线答线l总线控制器对所有的总线请求进行优先级排总线控制器对所有的总线请求进行优先级排队，并响应级别最高的请求队，并响应级别最高的请求l得到响应的设备将占用总线进行传输得到响应的设备将占用总线进行传输l最常用，响应速度最快最常用，响应速度
44、最快lPC机中使用的机中使用的8237 DMAC采用此种方式采用此种方式74三、常见的系统总线三、常见的系统总线lISA（8/16位）位）lPCI（32/64位）位）lAGP（加速图形端口，用于提高图形处加速图形端口，用于提高图形处 理能力）理能力）l自行查找资料：自行查找资料：ISA、PCI、AGP分别位于系分别位于系统的的哪一个部分？统的的哪一个部分？75总线的主要性能指标l总线带宽（总线带宽（B/S）：）：单位时间内总线上可传送单位时间内总线上可传送 的数据量的数据量l总线位宽（总线位宽（bit）：）：能同时传送的数据位数能同时传送的数据位数l总线的工作频率（总线的工作频率（MHz）总线
45、带宽总线带宽=(位宽位宽/8)(工作频率工作频率/每个存取周期的时钟数每个存取周期的时钟数)76小结小结:8088/8086 CPU的特点l采用并行流水线工作方式采用并行流水线工作方式l对内存空间实行分段管理对内存空间实行分段管理：每段大小为每段大小为16B16B64KB64KB用段地址和段内偏移实现对用段地址和段内偏移实现对1 1MBMB空间的寻址空间的寻址设置地址段寄存器指示段的首地址设置地址段寄存器指示段的首地址l支持多处理器系统支持多处理器系统；l片内无浮点运算部件，浮点运算由数学协处理片内无浮点运算部件，浮点运算由数学协处理器器8087支持（或用软件模拟）支持（或用软件模拟）注：注：80486DX以后的以后的CPU已将数学协处理已将数学协处理器作为标准部件集成到器作为标准部件集成到CPU内部内部77