《S3C2410X中文数据手册.docx》由会员分享，可在线阅读，更多相关《S3C2410X中文数据手册.docx（250页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、S3C2410X32位RISC微处理器用户手册第一章产品综述5介绍:51.1 特性6体系结构6系统管理器6NAND Flash启动引导7Cache存储器7时钟和电源管理7中断控制器8具有脉冲带宽调制功能的定时器8RTC （实时时钟）8通用1/O端口8UART9DMA控制器9A/D转换和触摸屏接口9LCD控制器STN LCD显示特性9TFT彩色显示屏10看门狗定时器10IIS总线接口10USB主设备10USB从设备10SD主机接口11SPI 接 口11工作电压11操作频率11封装111.2内部结构图12表1 1 272FBGA引脚分配及顺序14表1-2 272-FBGA封装的引脚分配16表1 -
2、3 S3C2410X信号描述24表1-4 S3C2410X特殊功能寄存器30第二章处理器工作模式452. 1概述462.2处理器工作状态462.3切换状态472. 4 指令长度482. 5 操作模式482.6 寄存器492.7 程序寄存器状态512.8 异常53第三章 ARM指令集593. 1指令格式603.6 条件码623.7 分支和转换指令(BX)633 . 4转移及带链接的转移指令(B,BL)644 .5数据处理指令655 .6 PSR 转移指令(MRS,MSR)716 .7乘法及乘加指令(MUL, MLA)757 .8长乘及长乘加指令(MULL, MLAL)778 . 9单数据传输指令
3、(LDR, STR)799 . 10半字和带符号的数据传输(LDRH/STRH/LDRSB/LDRSH)8210 11 块数据传输(LDM,STM)873. 12单数据传输指令(SWP)943. 13软件中断指令(SWI)953. 14协处理器数据操作(CDP)973. 15协处理器数据传输指令(LDC, STC)983. 16协处理器寄存器传输指令(MRC, MCR)993. 17未定义指令99第五章存储器控制器995. 1概述995.2 功能描述1011. 2. 1 bankO 总线宽度1012. 2.2 nWAIT引脚的作用1035. 2. 3 nXBREQ/nXBACK 引脚操作104
4、5.3 存储器接口举例1055.4 特殊功能寄存器1115.4. 1总线宽度和等待控制寄存器(BWSCON)1115. 4.2 总线控制寄存器(BANKCONN:nGCSO-nGCS5)1135.4.3 BANK 控制寄存器(BANKCONn： nGCS6nGCS7) 1145. 4.4刷新控制寄存器1155. 4.5 BANKSIZE 寄存器1155. 4.6 SDRAM模式寄存器集寄存器(MRSR)116第六章 NAND FLASH寄存器1176. 1 概述1176.2 特性1171.1.1 1自动导入模式步骤1186.2.3 NAND FLASH 存储器时序1196.2.4 管脚配置11
5、96.2.6 NAND Flash存储空间分布1216.3专用寄存器1226. 3. 1 NAND FLASH 配置(NFCONF)寄存器1227. 3. 2 NAND FLASH 命令设置(NFCMD)寄存器1228. 3. 3 NAND flash 地址设置(NFADDR)寄存器1239. 3.4 NAND FLASH 数据(NFDATA)寄存器12310. 3.5 NAND FLASH ECC(NFECC)寄存器123第七章时钟与电源管理12411. 1 概述:12411.2 能描述12511.2.1 钟结构:12511.2.2 锁相环(PLL):12611.2.3 钟控制逻辑： 128
6、11.2.4 力口电重启：(XTlpll)12811.2.5 USB 时钟控制： 13011.2.7 源管理：13111.3 殊功能寄存器138第 8 章 DMA1418.1 概述1418.2 DMA工作过程1428.3 DMA特殊功能寄存器146第九章 !/O端口1528.4 1 概述1529.2 端口功能控制描述1569.3 I/O端口控制专用寄存器156第十章 PWM Timer1729.4 1 概述1729.5 2 特性173预定标器和分割器174定时器基本操作175自动加载和双缓冲模式175用手动更新位和逆变器位对定时器进行初始化176定时器操作步骤:176脉宽调制177输出电平控制
7、178死区发生器178DMA请求模式1799.3 PWM定时器专用寄存器180第-！-一章 UART18511. 1 概述18511.2 UART 操作： 186数据传输:1872,数据接收:1873 .自动流控制1874 .非自动流控制实例(软件控制nRTS及nCTS)1885 .中断/DMA请求的产生1886 .UART 错误状态 FIFO1897 .波特率的产生1908 .回环模式1909 .红外模式19111.3 UART特殊功能寄存器192第十四章中断控制器19814. 1 S3C2410X 中断概述19814.2 S3C2410X中断控制器的操作19914.3 S3C2410X 中
8、断源19914.4 S3C2410X中断控制器的特殊功能寄存器202第十七章RTC21017.1 概述21017.2 实时时钟操作21117.3 RTC特殊功能寄存器212第十八章看门狗21618. 1 概述21618.2看门狗定时器特殊功能寄存器216第十九章SD接口21819.1 概述21819.2 SDI特殊功能寄存器219第二十章IIC22620.1 概述22620.2 IIC 总线接 口22720.3 IIC总线接口特殊功能寄存器233第二H-一章 IIS总线接口23521. 1 概述:23521.2 功能描述23621.3 S3c2410X音频串行接口格式23621.4 S3C24
9、10X IIS接口特殊功能寄存器238第二十二章SPI24122.1 概述24122.2 SPI特殊功能寄存器245第二十三章总线优先权24823.1 概述24823.2 总线优先权248第一章产品综述介绍:本手册描述了三星公司推出的16/32位RISC微处理器S3C2410Xo本产品为手持设 备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。为了降低 整个系统的成本,S3c2410X提供了以下丰富的内部设备:分开的16KB的指令CACHE和 16KB数据CACHE, MMU虚拟存储器管理,LCD控制器（支持STN&TFT）,支持NAND Flash 系统引导,系统管理器（片
10、选逻辑和SDRAM控制器），3通道UART, 4通道DMA, 4通道PWM定时器,I/O端口,RTC, 8通道10位ADC和触摸屏 接口，IIC-BUS 接，IIC-BUS 接口,USB 主机,USB 设备,SD 主卡&MMC 卡接口,2 通 道的SP!以及内部PLL时钟倍频器。S3C2410X采用了 ARM920T内核,0. 18um艺的CMOS标准宏单元和存储器单元。它 的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。同样它还采 用了一种叫做 Advanced Microcontroller Bus Architecture （AMBA）新型总线结构。S3c2410X的显
11、著特点是它的CPU核心,是个由Advanced RISC Machines （ARM） 有限公司设计的 16/32 位 ARM920T RISC 处理器。ARM920T 实现了 MMU, AMBA BUS 和 Harvard 高速缓冲体系结构。这结构具有独立的16KB指令Cache和16KB数据CACHE,每个都 是由8字长的行（line）构成。通过提供系列完整的系统外围设备,S3c2410X大大减少了整个系统的成本,消除 了为系统配置额外器件的需要。本文档将介绍S3C2410X中集成的以下片上功能: 1. 8V内核供电、3. 3V存储器供电、3. 3V外部1/0供电,微处理器包含16KB指令
12、CACHE、16KB 数据 CACHE 和 MMU.外部存储控制器（SDRAM控制和片选逻辑） LCD控制器（最大支持4K色STN和256色TFT）提供1通道LCD专用DMA. 4通道DMA并有外部请求引脚。 3 通道 UART （IrDAl.O, 16 字节 TxFIFO,和 16 字节 RxFIFO） /2 通道 SP1。 1通道多主11C-BUS/1通道11S-BUS控制器。 兼容SD主接口协议L0版和MMC卡协议2. 11兼容版。 2端口 USB主机/1端口 USB设备(1. 1版)。 4通道PWM定时器和1通道内部定时器。 看门狗定时器。 117个通用I/O 口和24通道外部中断源。
13、 功耗控制模式:具有普通、慢速、空闲和掉电模式。 8通道10比特ADC和触摸屏接口。具有日历功能的RTC具有PLL片上时钟发生器。1.1 特性体系结构 为手持设备和通用嵌入式设备提供集成系统解决方案 16/32位RISC体系结构和ARM920T CPU强大的指令集 增强型ARM体系结构的MMU支持WinCE, EP0C32和Linux 指令高速缓冲器(I-Cache),数据高速存储缓冲器(D-Cache)写缓冲器和物理地 址TAG RAM减少主存带宽和响应性带来的影响。 采用ARM920T CPU内核支持ARM调试体系结构 内部高级微控制总线(AMBA)体系结构(AMBA2. 0,AHB/AP
14、B)系统管理器 支持大小端方式 寻址空间:每bank128M字节(总共1G字节) 支持可编程的每bank8/16/32位数据总线带宽 从bank。到bank6都采用固定的bank起始寻址 Bank7具有可编程的bank的起始地址和大小 8个存储器bank：其中6个适用于ROM, SRAM,和其他一另外2个适用于ROM、SRAM和同步DRAM 所有的存储器bank都具有可编程的操作周期 支持外部等待信号延长总线周期 支持掉电时的SDRAM自刷新模式 支持各种型号的ROM引导(NOR/NAND Flash, EEPROM,或其他)NAND Flash启动引导 支持从NAND Flash存储器的启动
15、 米用4KB内部缓冲器进行启动引导 支持启动之后NAND存储器仍然作为外部存储器使用Cache存储器 64 项全相连模式,采用 1 -Cache (16KB)和 D-Cache (16KB) 每行8字长度,其中每行带有一个有效位和两个dirty位 伪随机数或轮转循环替换算法 采用写穿式(write -through)或写回式(write-back) cache操作来更新主存储 器 写缓冲器可以保存16个字的数据和4个地址时钟和电源管理 片上 MPLL 和 UPLL：-采用UPLL产生操作USB主机/设备的时钟-MPLL产生最大266MHz (在2.0V内核电压下)操作MCU所需要的时钟 通过软
16、件可以有选择性的为每个功能模块提供时钟 电源模式:正常,慢速,空闲和掉电模式正常模式:正常运行模式慢速模式:不加PLL的低时钟频率模式空闲模式:只停止CPU的时钟：掉电模式:所有外设和内核的电源都切断了 可以通过EINT115: 0或RTC报警中断来从掉电模式总唤醒处理器中断控制器 55个中断源（1个看门狗定时器,5个定时器,9个UARTs, 24个外部中断,4个DMA, 2 个RTC, 2个ADC, 1个IIC, 2个SPI, 1个SDI, 2个USB, 1个LCD,和1个电池故障） 电平/边沿触发模式的外部中断源 可编程的边沿/电平出发极性 支持为紧急中断请求提供快速中断服务具有脉冲带宽调
17、制功能的定时器 4通道16位具有PWM功能的定时器,1通道16位内部定时器,可基于DMA或中断 作 可编程的占空比周期,频率和极性 能产生死区 支持外部中断源RTC （实时时钟） 全面的时钟特性:秒、分、时、日期,星期,月和年 32. 768KHZ 工作 具有报警中断 具有节拍中断通用I/O端口 24个外部中断端口 多功能输入/输出端口UART 3通道UART,可以基于DMA模式或中断模式工作 支持5位,6位,7位或者8位串行数据发送/接收 支持外部时钟作为UART的运行时钟（UEXTCLK） 可编程的波特率 支持 IrDAl. 0 具有测试用的还回模式 每个通道都具有内部!6字节的发送FIF
18、O和!6字节的接收FIFODMA控制器 4通道的DMA控制器支持存储器到存储器,10到存储器,存储器到10和10到10的传输 采用猝发传输模式和加快传输速率A/D转换和触摸屏接口 8通道多路复用ADC 最大500KSPS/10位精度LCD控制器STN LCD显示特性 支持3种类型的STN LCD显示屏:4位双扫描,4位单扫描,8位单扫描显示类型 支持单色模式、4级、16级灰度STN LCD、256色和4096色STN LCD.支持多种不同尺寸的液晶屏 LCD实际尺寸的典型值是:640X480, 320X240, 160X160及其他 最大虚拟屏幕大小是4M字节 256色模式下支持的最大虚拟屏是
19、:4096X1024, 2048X2048, 1024X4096等。TFT彩色显示屏 支持彩色TFT的1, 2, 4或8bbp （象素每位）调色显示 支持!6bbp无调色真彩显示 在24bbp模式下支持最大16M色TFT 支持多种不同尺寸的液晶屏 典型实屏尺寸:640X480, 320X240, 160X160及其他 最大虚拟屏大小4M字节 64K色彩模式下最大的虚拟屏尺寸为2048 X 1024及其他看门狗定时器 16位看门狗定时器在定时器溢出时发生中断请求或系统复位HS总线接口 1通道音频IIS总线接口,可基于DMA方式工作串行,每通道8/16位数据传输 发送和接收具备!28字节（64字节
20、加64字节）FIFO 支持IIS格式和MSB-justified数据格式USB主设备 2个USB主设备接口 遵从OHCI Rev. 1.0标准 兼容USB veil. 1标准USB从设备 1个USB从设备接口 具备 5 个 Endpoint 兼容USBverl.l标准SD主机接口 兼容SD存储卡协议L0版 兼容SDIO卡协议L0版 发送和接收具有FIFO 基于DMA或中断模式工作 兼容MMC卡协议2. 11版SPI 接口 兼容2通道SPI协议2. 11版 发送和接收具有2X8位的移位寄存器 可以基于DMA或中断模式工作工作电压 内核:1.8V 存储器:3. 3V SDRAM 或 VDD= 1.
21、8/2. 5& VDDQ=3. 0/3. 3V Mobile SDRAM lOQ： 3.3V操作频率最高达到203MHZ封装 272-FBGA1.2内部结构图Clock Generator(MPLL)Bridge & DMA (4Ch)UART 0,1,2aI2CUSB DeviceI2SSDI/MMCGPIOWatchdog TimerRTCBUS CONT Arbitor/Decode/ADCSPI 0,1一Timer/PWM 0*3.4(lntemal)图l-is3c2410X内部结构图xooooooooooo ooooooooooo ooooooooooo ooooooooooo oo
22、ooooooooo ooooooooooo o o o 0 o o o o o o o o o o oo o o o o o o o o o o o o o0 0000000 0000000 0000000 0000000 0000000 0000000 0000000 000000 0000000 000000 000000o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o 0 o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o o
23、o o o o o o o o o o o o o o o o o o o o o o o o o o o o 、12345678910 11 12 13 14 15 16 17BOTTOM VIEW图1-2 S3C2410X引脚定义图u TR pNMLKJHGFED cBA表1 1 272FBGA引脚分配及顺序引脚引脚定义引脚引脚定义引脚引脚定义号号号A1DATA19B14ADDRO/GPAOD10ADDR19/GPA4A2DATA18B15nSRASD11VDDiA3DATA16B16nBE1:nWBE1:DQM1D12ADDR10A4DATA15B17VSSiD13ADDR5A5DATA
24、11C1DATA24D14ADDR1A6VDDMOPC2DATA23D15VSSMOPA7DATA6C3DATA21D16SCKEA8DATA1C4VDDiD17nGCSOA9ADDR21/GPA6C5DATA12E1DATA31A10ADDR16/GPA1C6DATA7E2DATA29A11ADDR13C7DATA4E3DATA28A12VSSMOPC8VDDiE4DATA30A13ADDR6C9ADDR25/GPA10E5VDDMOPA14ADDR2C10VSSMOPE6VSSMOPA15VDDMOPC11ADDR14E7DATA3A16nBE3:nWBE3:DQM3C12ADDR7E8A
25、DDR26/GPA11A17nBE0:nWBE0:DQM0C13ADDR3E9ADDR23/GPA8B1DATA22C14nSCASE10ADDR18/GPA3B2DATA20C15nBE2:nWBE2:DQM2E11VDDMOPB3DATA17C16nOEE12ADDR11B4VDDMOPC17VDDiE13nWEB5DATA13D1DATA27E14nGCS3/GPA14B6DATA9D2DATA25E15nGCS1/GPA12B7DATA5D3VSSMOPE16nGCS2/GPA13B8DATAOD4DATA26E17nGCS4/GPA15B9ADDR24/GPA9D5DATA14F1T
26、OUT1/GPB1B10ADDR17/GPA2D6DATA10F2TOUTO/GPBOB11ADDR12D7DATA2F3VSSMOPB12ADDR8D8VDDMOPF4TOUT2/GPB2B13ADDR4D9ADDR22/GPA7F5VSSOPF6VSSiH4nXDREQ1/GPB8K13TXD2/nRTS1/GPH6F7DATA8H5nTRSTK14RXD1/GPH5F8VSSMOPH6TCKK15TXD0/GPH2F9VSSiH12CLE/GPA17K16TXD1/GPH4F10ADDR20/GPA5H13VSSOPK17RXD0/GPH3F11VSSiH14VDDMOPL1VD0/GP
27、C8F12VSSMOPH15VSSiL2VD1/GPC9F13SCLKOH16XTOpllL3LCDVF2/GPC7F14SCLK1H17XTIpllL4VD2/GPC10F15nGCS5/GPA16J1TDIL5VDDiarmF16nGCS6:nSCS0J2VCLK:LCD_HCLK/GPC1L6LCDVF1/GPC6F17nGCS7:nSCS1J3TMSL7IICSCL/GPE14G1nXBACK/GPB5J4LEND:STH/GPC0L9EINT11/nSS1/GPG3G2nXDACK1/GPB7J5TDOL11VDDi_UPLLG3TOUT3/GPB3J6VLINE:HSYNC:CPV
28、/GPC2L12nRTS0/GPH1G4TCLK0/GPB4J7VSSiarmL13UPLLCAPG5nXBREQ/GPB6J11EXTCLKL14nCTSO/GPHOG6VDDaliveJ12nRESETL15EINT6/GPF6G7VDDiarmJ13VDDiL16UCLK/GPH8G9VSSMOPJ14VDDaliveL17EINT7/GPF7G11ADDR15J15PWRENM1VSSiarmG12ADDR9J16nRSTOUT/GPA21M2VD5/GPC13G13nWAITJ17nBATT_FLTM3VD3/GPC11G14ALE/GPA18K1VDDOPM4VD4/GPC12G1
29、5nFWE/GPA19K2VM:VDEN:TP/GPC4M5VSSiarmG16nFRE/GPA20K3VDDiarmM6VDDOPG17nFCE/GPA22K4VFRAME:VSYNC:STV/GPC3M7VDDiarmH1VSSiarmK5VSSOPM8IICSDA/GPE15H2nXDACK0/GPB9K6LCDVF0/GPC5M9VSSiarmH3nXDREQ0/GPB10K12RXD2/nCTS1/GPH7M10DP1/PDP0M11EINT23/nYPON/GPG15P8SPICLK0/GPE13T5I2SLRCK/GPE0M12RTCVDDP9EINT12/LCD_PWREN/G
30、PG4T6SDCLK/GPE5M13VSSi_MPLLP10EINT18/GPG10T7SPIMISOO/GPE11M14EINT5/GPF5P11EINT20/XMON/GPG12T8EINT10/nSS0/GPG2M15EINT4/GPF4P12VSSOPT9VSSOPM16EINT2/GPF2P13DPOT10EINT17/GPG9M17EINT3/GPF3P14VDDi_MPLLT11EINT22/YMON/GPG14N1VD6/GPC14P15VDDA_ADCT12DNON2VD8/GPD0P16XTIrtcT13OM3N3VD7/GPC15P17MPLLCAPT14VSSA_ADC
31、N4VD9/GPD1R1VDDiarmT15AIN1N5VDDiarmR2VD14/GPD6T16AIN3N6CDCLK/GPE2R3VD17/GPD9T17AIN5N7SDDAT1/GPE8R4VD18/GPD10U1VD15/GPD7N8VSSiarmR5VSSOPU2VD19/GPD11N9VDDOPR6SDDAT0/GPE7U3VD21/GPD13N10VDDiarmR7SDDAT3/GPE10U4VSSiarmN11DN1/PDN0R8EINT8/GPG0U5l2SSDI/nSS0/GPE3N12VrefR9EINT14/SPIMOSI1/GPG6U6I2SSDO/I2SSDI/GP
32、E4N13AIN7R10EINT15/SPICLK1/GPG7U7SPIMOSIO/GPE12N14EINTO/GPFOR11EINT19/TCLK1/GPG11U8EINT9/GPG1N15VSSLUPLLR12CLKOUTO/GPH9U9EINT13/SPIMISO1/GPG5N16VDDOPR13R/nBU10EINT16/GPG8N17EINT1/GPF1R14OMOU11EINT21/nXPON/GPG13P1VD10/GPD2R15AIN4U12CLKOUT1/GPH10P2VD12/GPD4R16AIN6U13NCONP3VD11/GPD3R17XTOrtcU14OM2P4VD2
33、3/nSS0/GPD15T1VD13/GPD5U15OM1P5I2SSCLK/GPE1T2VD16/GPD8U16AINOP6SDCMD/GPE6T3VD20/GPD12U17AIN2P7SDDAT2/GPE9T4VD22/nSS1/GPD14一一表1-2 272-FBGA封装的引脚分配I/O状态I/O类型引脚 号引脚名称默认功能BusPWR-offnRESETREQC3DATA21DATA21Hi-zHi-zIt12B1DATA22DATA22Hi-zHi-zIt12C2DATA23DATA23Hi-zHi-zIt12D3VSSMOPVSSMOPPPPs3oE5VDDMOPVDDMOPPPP
34、d3oC1DATA24DATA24Hi-zHi-zIt12D2DATA25DATA25Hi-zHi-zIt12D4DATA26DATA26Hi-zHi-zIt12D1DATA27DATA27Hi-zHi-zIt12E3DATA28DATA28Hi-zHi-zIt12E2DATA29DATA29Hi-zHi-zIt12E4DATA30DATA30Hi-zHi-zIt12E1DATA31DATA31Hi-zHi-zIt12F3VSSMOPVSSMOPPPPs3oF5VSSOPVSSOPPPPs3oF2TOUTO/GPBOGPBO-/-(L)/-It8F1TOUT1/GPB1GPB1/一O(L)/-
35、It8F4TOUT2/GPB2GPB2-/-(L)/-It8G3TOUT3/GPB3GPB3O(L)/-It8G4TCLK0/GPB4GPB4It8G1nXBACK/GPB5GPB5It8G5nXBREQ/GPB6GPB6It8G2nXDACK1/GPB7GPB7It8G6VDDaliveVDDalivePPPd1iG7VDDiarmVDDiarmPPPdieH1VSSiarmVSSiarmPPPs3iH4nXDREQ1/GPB8GPB8-/-/-It8H2nXDACK0/GPB9GPB9It8H3nXDREQ0/GPB10GPB10-/-It8H5nTRSTnTRSTIIIisH6TCKTC
36、KIIIisJ1TDITDIIIIisJ3TMSTMSIIIisJ5TDOTDO000otJ4LEND:STH/GPCOGPCOO(L)/-It8J2VCLK:LCD_HCLK/GPC1GPC1一/一O(L)/-It8J6VLINE:HSYNC:CPV/GPC2GPC2-/-O(L)/-It8K3VDDiarmVDDiarmPPPdieJ7VSSiarmVSSiarmPPPs3iK2VM:VDEN:TP/GPC4GPC4-/-(L)/-It8K4VFRAME:VSYNC:STV/GPC3GPC3/一O(L)/-It8K1VDDOPVDDOPPPPd3oK5VSSOPVSSOPPPPs3oK6L
37、CDVF0/GPC5GPC5-/-O(L)/-It8L6LCDVF1/GPC6GPC6(L)/-It8L3LCDVF2/GPC7GPC7O(L)/一It8L1VD0/GPC8GPC8O(L)/-It8L2VD1/GPC9GPC9O(L)/-It8L4VD2/GPC10GPC10O(L)/-It8M3VD3/GPC11GPC11一一O(L)/-It8L5VDDiarmVDDiarmPPPdieM1VSSiarmVSSiarmPPPs3iM4VD4/GPC12GPC12-/-O(L)/-It8M2VD5/GPC13GPC13一一O(L)/-It8N1VD6/GPC14GPC14-/-o(L)/-I
38、t8N3VD7/GPC15GPC15一/一O(L)/-It8N2VD8/GPD0GPDO-/-O(L)/-It8N4VD9/GPD1GPD1O(L)/-It8P1VD10/GPD2GPD2-/-O(L)/-It8P3VD11/GPD3GPD3-/-O(L)/-It8P2VD12/GPD4GPD4(L)/-It8R1VDDiarmVDDiarmPPPdieM5VSSiarmVSSiarmPPPs3iT1VD13/GPD5GPD5O(L)/-It8R2VD14/GPD6GPD6O(L)/-It8U1VD15/GPD7GPD7一一O(L)/-It8T2VD16/GPD8GPD8O(L)/-It8R3VD17/GPD9GPD9/一O(L)/-It8R4VD18/GPD10GPD10-/-O(L)/-It8U2VD19/GPD11GPD11O(L)/-It8T3VD20/GPD12GPD12-/-O(L)/-It8U3VD21/GPD13GPD13O(L)/-It8T4VD22/nSS1/GPD14GPD14