层次结构的存储器课件.pptx

《层次结构的存储器课件.pptx》由会员分享，可在线阅读，更多相关《层次结构的存储器课件.pptx（269页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、20071 华东师范大学计算机科学技术系7 7 层次结构的存储器层次结构的存储器7.1 7.1 概述概述7.2 7.2 半导体半导体存储器存储器7.3 7.3 主主存储器设计方法存储器设计方法7.4 7.4 芯片技术与发展芯片技术与发展7.5 7.5 高速存储器高速存储器7.6 Cache7.6 Cache存储器存储器7.7 7.7 高速缓存性能的评估和提高高速缓存性能的评估和提高7.8 7.8 虚拟存储器虚拟存储器7.9 7.9 层次结构存储器的一般框架层次结构存储器的一般框架7.10 P47.10 P4和和MAD OpteronMAD Opteron的层次结构存储器的层次结构存储器第1页/

2、共269页20072 华东师范大学计算机科学技术系7 7 层次结构的存储器层次结构的存储器7.1 7.1 概述概述第2页/共269页20073 华东师范大学计算机科学技术系 要求：具有记忆功能 能快速读写7.1 7.1 概述概述 存储器功能：存储器功能：存放以二进制形式表示的程序和数据存放以二进制形式表示的程序和数据 存储器操作：输入设备输入程序和数据 存储器写 CPU读取指令 存储器读 CPU执行指令读取操作数 存储器读 CPU保存结果到存储器 存储器写 输出设备输出数据 存储器读第3页/共269页20074 华东师范大学计算机科学技术系7.1 7.1 概述概述一、存储器分类一、存储器分类

3、1.1.按存储介质分按存储介质分 半导体存储器：用半导体器件组成的存储器半导体存储器：用半导体器件组成的存储器 如：集成电路芯片如：集成电路芯片 一般用作内存一般用作内存磁表面存储器：用磁性材料做成的存储器磁表面存储器：用磁性材料做成的存储器 如：磁盘存储器、磁带存储器如：磁盘存储器、磁带存储器 一般用作外存一般用作外存光存储器：光存储器：根据光学原理制成根据光学原理制成 如光盘如光盘 用作外存用作外存 第4页/共269页20075 华东师范大学计算机科学技术系一、存储器分类一、存储器分类 2.2.按存储方式分按存储方式分 随机存储器：随机存储器：信息的存取时间与信息存放的信息的存取时间与信息

4、存放的 物理位置无关物理位置无关 特点：速度快特点：速度快 如：半导体存储器如：半导体存储器顺序存储器：顺序存储器：只能按某种顺序来存取，存取只能按某种顺序来存取，存取 时间和存储单元物理位置有关时间和存储单元物理位置有关 特点：速度慢、容量大、成本低特点：速度慢、容量大、成本低 如：如：磁带存储器磁带存储器半顺序存储器：具有随机和顺序两种操作半顺序存储器：具有随机和顺序两种操作 如：磁盘存储器如：磁盘存储器找道为随机操作；读取扇区内容则为顺序操作第5页/共269页20076 华东师范大学计算机科学技术系一、存储器分类一、存储器分类 3.3.按存储器的读写功能分按存储器的读写功能分 只读存储器

5、只读存储器(ROM)(ROM)：存储内容固定，一般仅进行：存储内容固定，一般仅进行 读取操作。用于保存参数、读取操作。用于保存参数、数据或系统程序数据或系统程序 随机读写存储器随机读写存储器(RAM)(RAM)：既能读出又能写入的半：既能读出又能写入的半 导体存储器导体存储器4.按信息的可保存性分 非永久记忆的存储器：断电后信息即消失的存 储器 永久记忆性存储器：断电后仍能保存信息的 存储器例：磁盘、光盘等，包括ROM例：RAM第6页/共269页20077 华东师范大学计算机科学技术系一、存储器分类一、存储器分类 5.5.按在计算机系统中的作用分按在计算机系统中的作用分 主存储器主存储器辅助存

6、储器辅助存储器高速缓冲存储器高速缓冲存储器控制存储器控制存储器微程序控制器中用于微程序控制器中用于 存放微指令的存储器存放微指令的存储器存储器系统 第7页/共269页20078 华东师范大学计算机科学技术系7.1 7.1 概述概述二、二、存储器的层次结构存储器的层次结构 存储器设计目标：存储器设计目标：容量大，速度快，成本低容量大，速度快，成本低各部分各有侧重，从总体上来提高存储器性能 解决三者之间矛盾的方法:目前通常采用多级存储器体系结构高速缓冲存储器主存储器外存储器第8页/共269页20079 华东师范大学计算机科学技术系二、二、存储器的层次结构存储器的层次结构分层次的依据：分层次的依据：

7、程序访问的局部性理论程序访问的局部性理论：时间局部性时间局部性 如果一个存储单元被访问，则可能这如果一个存储单元被访问，则可能这 个单元将很快会再次被访问个单元将很快会再次被访问 空间局部性空间局部性 如果一个存储单元被访问，则该单元如果一个存储单元被访问，则该单元 邻近的单元很快会再次被访问邻近的单元很快会再次被访问循环、子程序顺序执行第9页/共269页200710华东师范大学计算机科学技术系二、二、存储器的层次结构存储器的层次结构框图：框图：c a c h e 外 存 CPU 寄存器 c a c h e 主 存 一般用SRAM实现，存取速度快，但价格高一般用DRAM实现，存取速度较SRAM

8、慢，集成度高，价格相对便宜磁盘、光盘等，容量大，位价格相对便宜第10页/共269页200711华东师范大学计算机科学技术系二、二、存储器的分级结构存储器的分级结构结构图：结构图：CPU寄存器Cache主存 磁盘Cache 磁盘 磁带 光盘CPU能直接访问的存储器称为内存储器，包括高速缓冲存储器和主存储器CPU不能直接访问外存储器，外存储器的信息必须调入内存储器后才能被CPU进行处理第11页/共269页200712华东师范大学计算机科学技术系二、二、存储器的分级结构存储器的分级结构各级存储器的用途和特点：各级存储器的用途和特点：图图7-1名称名称简称简称用途用途特点特点高速缓冲高速缓冲存储器存储

9、器CacheCache高速存取指令和数据高速存取指令和数据存取速度快，存取速度快，但存储容量小但存储容量小主存储器主存储器主存主存存放计算机运行期间存放计算机运行期间的大量程序和数据的大量程序和数据存取速度较快，存取速度较快，存储容量较大存储容量较大外存储器外存储器外存外存存放系统程序和大型存放系统程序和大型数据文件及数据库数据文件及数据库存储容量大，存储容量大，位成本低位成本低第12页/共269页200713华东师范大学计算机科学技术系二、二、存储器的分级结构存储器的分级结构存储层次体系：离处理器较近的一级是较远层次的子集 数据复制仅在相邻层次之间进行；复制单位为块（行）；图7-2 若处理器

10、需要的数据在高层的某个块里，则 命中；若不在，这次数据请求称为缺失；命中率（N1为命中的数据，N2为缺失的数据）H=N1N1+N2第13页/共269页200714华东师范大学计算机科学技术系二、二、存储器的分级结构存储器的分级结构 性能分析性能分析 1.1.两级存储体系两级存储体系 设：设：M M1 1(内存内存)、M M2 2(外存外存)为两级存储器；为两级存储器；S Si i为为M Mi i的容量，的容量，S S为整个存储结构的容量；为整个存储结构的容量；C Ci i为为M Mi i的单位成本，的单位成本，C C为整个存储结构的单位成本为整个存储结构的单位成本 T TAiAi为为M Mi

11、i的存取时间，的存取时间，T TA A为平均存取时间为平均存取时间 显然：S1S2;C1C2;TA1TA2 结论1：总容量 S=S1+S2 结论2：平均价格 C=(C1S1+C2S2)/(S1+S2)当S2S1 C接近于M2的C2 因为M2的位价格低，所以总成本低第14页/共269页200715华东师范大学计算机科学技术系1.1.两级存储体系两级存储体系分析速度：分析速度：若若CPUCPU访问的内容已在访问的内容已在M M1 1中，则平均存取速度中，则平均存取速度T TA A=T=TA1A1若若CPUCPU访问的内容不在访问的内容不在M M1 1中，则必须中，则必须M M2 2M M1 1,T

12、 TA A=T=TA2A2 TA=N1TA1+N2TA2N1+N2设：N1为M1中一次访问到的信息量 N2为M1中没有找到需从M2中调入的信息量 则：第15页/共269页200716华东师范大学计算机科学技术系1.1.两级存储体系两级存储体系设命中率为：设命中率为：显然：0 H 1H=N1N1+N2CPU能在M1中一次获得数据的比率代入上式：TA=N1TA1+N2TA2N1+N2=N1+N2TA2N1+N2-N1N1N1+N2TA1+N1=H TA1+(1-H)TA2结论3：二级存储体系无法解决速度与成本的矛盾 存储器的存取速度取决于H，H越大，TA越接近于TA1。内存速度不提高，TA不可能提

13、高，而提高TA，成本必上升。第16页/共269页200717华东师范大学计算机科学技术系 设计思想 采用少量昂贵的快存与大量廉价的存储器相配合 总体上提高系统的运行速度 性能分析性能分析2.2.三级存储体系三级存储体系 解决速度与成本的矛盾以及容量与成本的矛盾解决速度与成本的矛盾以及容量与成本的矛盾 分析两级存储器速度慢的原因：存储器的存取速度本身慢于CPU的速度；二级存储体系外存与内存的数据交互又影响了速度 解决方案 采用了分级存储体系，使各部分各有侧重，从总体 上来提高存储器性能。第17页/共269页200718华东师范大学计算机科学技术系 Cache：强调快速存取，力求与CPU速度相匹配

14、 外存：强调大的存储容量，以满足大容量存储要求2.2.三级存储体系三级存储体系 高速缓冲存储器高速缓冲存储器主存储器主存储器外存储器外存储器 必须先通过接口电路将信必须先通过接口电路将信 息以批量方式送入内存，息以批量方式送入内存，才能由才能由CPU访问访问CPU可直接访问快存主存外存速度成本容量第18页/共269页200719华东师范大学计算机科学技术系3.1 3.1 存储器概述存储器概述三、主存储器的技术指标三、主存储器的技术指标 1.存储容量存储容量一个存储器中可以容纳的存储单元总数，存储一个存储器中可以容纳的存储单元总数，存储容量的单位有容量的单位有B B、K K、M M、G G、T

15、T等等存储容量反映了存储空间的大小存储容量反映了存储空间的大小字存储单元/字地址字节存储单元/字节地址按字寻址的计算机按字节寻址的计算机第19页/共269页200720华东师范大学计算机科学技术系三、主存储器的技术指标三、主存储器的技术指标2.存储速度存储速度 反映存储器速度的指标：反映存储器速度的指标：（1 1）存取时间）存取时间（t tA A）又称存储器访问时间，即：从启动一次存储器操又称存储器访问时间，即：从启动一次存储器操作到完成该操作所经历的时间，单位为作到完成该操作所经历的时间，单位为nsns。（2）存储周期（tRC）是指连续启动两次读操作所需间隔的最小时间，通常略大于存取时间，单

16、位为ns。（3）存储器带宽是指单位时间里存储器所存取的信息量，单位为：位/秒、字节/秒，是衡量数据传输速率的重要技术指标第20页/共269页200721华东师范大学计算机科学技术系三、主存储器的技术指标三、主存储器的技术指标3.3.性能性能/价格比价格比 性能：容量、速度、可靠性等性能：容量、速度、可靠性等 对不同应用的存储器有不同的要求对不同应用的存储器有不同的要求 性能性能/价格比是衡量整个存储系统的重要价格比是衡量整个存储系统的重要 指标指标第21页/共269页200722华东师范大学计算机科学技术系7 7 层次结构的存储器层次结构的存储器7.1 7.1 概述概述7.2 7.2 半导体半

17、导体存储器存储器第22页/共269页200723华东师范大学计算机科学技术系7.2 7.2 半导体半导体存储器存储器内存普遍采用半导体存储器内存普遍采用半导体存储器 特点：特点：存储体积小存储体积小 可靠性高可靠性高 速度快速度快 价廉价廉第23页/共269页200724华东师范大学计算机科学技术系7.2 7.2 半导体半导体存储器存储器一、半导体存储器分类一、半导体存储器分类 按半导体材料不同分 按存储原理不同分 双极型(TTL)半导体存储器 RAM 静态MOS存储器（SRAM）金属氧化物(MOS)半导体存储器 动态MOS存储器（DRAM）掩模式只读存储器 ROM ROM 熔丝式 PROM

18、可编程只读存储器 光可擦除可编程只读存储器 EPROM 电可擦除可编程只读存储器 EEPROM Flash：非挥发性，可联机读写第24页/共269页200725华东师范大学计算机科学技术系7.2 7.2 半导体半导体存储器存储器二、二、MOSMOS型型RAMRAM 1.SRAM 1.SRAM （1 1）基本存储元）基本存储元组成存储器的基本单元是存储元组成存储器的基本单元是存储元用来存储一位二进制信息用来存储一位二进制信息0 0或或1 1 SRAM SRAM的存储元由的存储元由MOSMOS管触发器电路组成管触发器电路组成第25页/共269页200726华东师范大学计算机科学技术系1.SRAM1

19、.SRAM六管六管SRAMSRAM存储元存储元T3、T4为负载管T1、T2组成触发器：存储元的基本部分T5、T6、T7、T8为开关管分别由X地址译码线和Y地址译码线控制第26页/共269页200727华东师范大学计算机科学技术系1.SRAM1.SRAM六管六管SRAMSRAM存储元存储元 记忆功能 记忆“1”截止截止导通导通1 10 0第27页/共269页200728华东师范大学计算机科学技术系1.SRAM1.SRAM六管六管SRAMSRAM存储元存储元 记忆功能 记忆“0”截止截止导通导通1 10 0结论：电路有两个稳定的状态，分别表示“0”或“1”状态第28页/共269页200729华东师

20、范大学计算机科学技术系1.SRAM1.SRAM六管六管SRAMSRAM存储元存储元 快速读写 写操作 地址选中 数据送存储器 写命令到导通导通1 10 0导通导通导通导通导通导通第29页/共269页200730华东师范大学计算机科学技术系1.SRAM1.SRAM六管六管SRAMSRAM存储元存储元 快速读写 读操作 地址选中 读命令到 存储器送出数据导通导通1 10 0导通导通导通导通导通导通第30页/共269页200731华东师范大学计算机科学技术系1.SRAM1.SRAM六管六管SRAMSRAM存储元存储元 保持数据 地址未选中截止截止1 10 0截止截止截止截止截止截止第31页/共269

21、页200732华东师范大学计算机科学技术系1.SRAM1.SRAM（2 2）SRAMSRAM存储器的组成存储器的组成 存储体存储体 地址译码电路地址译码电路 读写电路读写电路 控制电路控制电路第32页/共269页200733华东师范大学计算机科学技术系（2 2）SRAMSRAM存储器的组成存储器的组成框图：框图：6464=4096存储矩阵I/O电路Y译码器输出驱动控制电路1216驱动器X译码器地址反相器16421642A0A1A5164数据输出数据输入读/写片选A6 A7A11存储体：存储元的集合，存储单元按矩阵 形式排列，由X选择线（行线）和 Y选择线（列线）的交叉来选择所 需的存储单元地址

22、译码器：通过行、列地址译码，产生译码选择线，选 中某一存储单元第33页/共269页200734华东师范大学计算机科学技术系（2 2）SRAMSRAM存储器的组成存储器的组成 存储体存储体存储器中存储信息的实体，是所存储器中存储信息的实体，是所 有存储元的集合有存储元的集合 计 算 机 存储 信 息 的最小单位计算机存取信息（寻址）的最小单位 存储元（bit）若干存储元 存储单元 许许多多存储单元 存储体第34页/共269页200735华东师范大学计算机科学技术系CPU送出地址信息 存储器地址寄存器 地址译码器 产生相应的X、Y译码选择线 选中某一存储单元 （2 2）SRAMSRAM存储器的组成

23、存储器的组成 地址译码器地址译码器接受接受CPUCPU的地址信息，并完的地址信息，并完 成译码。成译码。译码地址总线第35页/共269页200736华东师范大学计算机科学技术系（2 2）SRAMSRAM存储器的组成存储器的组成 单译码方式：只使用一个地址译码器，每条单译码方式：只使用一个地址译码器，每条 地址译码选择线对应一个存储地址译码选择线对应一个存储 单元单元 适用于小容量存储器适用于小容量存储器 双译码方式：二维编码方案，采用两个译码 器，存储体矩阵排列，通过X 地址译码选择线和Y地址译码 选择线确定某一个存储单元适 用于大容量存储器第36页/共269页200737华东师范大学计算机科

24、学技术系（2 2）SRAMSRAM存储器的组成存储器的组成双译码结构：双译码结构：地址译码器分为X向和Y向两个译码器 每个译码器有n/2个输入端，输出的地址译码选择线为2n/2 X向和Y向译码器输出线交叉，可以得到2n个输出结果 双译码器需要译码输出线22n/2根；而单译码器则需要2n根译码输出线单译码：设地址线N=10，则译码选择线为2N=1024双译码：设地址线N=10，则译码选择线为22n/2=64第37页/共269页200738华东师范大学计算机科学技术系（2 2）SRAMSRAM存储器的组成存储器的组成 驱动器驱动器双译码结构中，一条双译码结构中，一条X X方向的选择线要驱方向的选择

25、线要驱动挂在其上的所有存储元电路，故其负载动挂在其上的所有存储元电路，故其负载很大。很大。加驱动器，增加驱动能力，以推动线上的加驱动器，增加驱动能力，以推动线上的所有存储元电路。所有存储元电路。I/O电路 用于控制被选中的存储元内容的读出或 写入操作；具有放大信息的作用。第38页/共269页200739华东师范大学计算机科学技术系（2 2）SRAMSRAM存储器的组成存储器的组成 片选与读写控制电路片选与读写控制电路 片选：多片存储器芯片构成存储器时，以片选：多片存储器芯片构成存储器时，以 选择某一芯片工作。选择某一芯片工作。读读/写控制：接受写控制：接受CPUCPU的读的读/写命令，对存储写

26、命令，对存储 器进行读器进行读/写操作。写操作。输出驱动电路 具有三态功能的输出缓冲器。第39页/共269页200740华东师范大学计算机科学技术系1.SRAM1.SRAM（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 规格规格 21142114（1K41K4位）位）61166116（2K82K8位）位）6266264 4（8K88K8位）位）等等等等 多片连接可构成不同容量的存储器多片连接可构成不同容量的存储器第40页/共269页200741华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 实例：实例：Intel 21

27、14Intel 2114（1K41K4位）位）框图框图 行选择6464存储矩阵列I/O控制列选择输入数据控制I/O1A3A4A5A6A7A8I/O2I/O3I/O4CSWEA0 A1 A2 A9164116VccGND 4096个六管存储元电路排成了6464的矩阵 地址线A3A8用于行译码，A0,A1,A2,A9用于 列译码，每根列选择线同时连接4位CS和WE通过三态门控制数据的输入和输出读写控制：低电平为写 高电平为读片选：低电平有效第41页/共269页200742华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 Intel 2114Inte

28、l 2114（1K41K4位）位）外部引脚：外部引脚：A A9 9A A0 0:10:10根地址线，选根地址线，选1K1K存储单元（存储单元（4 4位）位）I/OI/O4 4 I/OI/O1 1:4:4位输入输出数据线位输入输出数据线 CSCS:片选片选 WEWE:写操作（写操作（L L）；读操作（）；读操作（H H）V VCCCC:电源电源 GNDGND：地地第42页/共269页200743华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 Intel 2114Intel 2114（1K41K4位）位）行选择6464存储矩阵列I/O控制列选择输

29、入数据控制I/O1A3A4A5A6A7A8I/O2I/O3I/O4CSWEA0 A1 A2 A9164116VccGND第43页/共269页200744华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 Intel 2114Intel 2114（1K41K4位位=4096=6464=4096=6464）内部结构内部结构 行地址行地址(A(A3 3-A-A8 8)6464根行选择线根行选择线 列地址列地址(A(A0 0-A-A2 2,A,A9 9)1616根列选择线根列选择线 64646464矩阵矩阵 每条同时接每条同时接4 4位位 存储元数据I/

30、O电路输出三态门数据总线I/Oi 输入三态门 由片选信号及写信号控制输入输出三态门第44页/共269页200745华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 2114 2114操作时序操作时序 时序时序描述器件的动态工作过程描述器件的动态工作过程 读周期 P78图3.8(a)t tCXCXt tRCRCt tA At tCOCOt tOTDOTDt tOHAOHAtRC读周期时间tA读出时间tCO片选到数据输出延迟tCX片选到输出有效tOTD从断开片选到输出变为三态tOHA地址改变后的维持时间第45页/共269页200746华东师范大学计

31、算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 读周期 读出过程：地址有效CS有效数据输出 满足条件：地址有效经tA时间；片选有效经tCO时间。数据保持时间：CS无效后的tOTD内；当地址改变后的tOHA时间内。读周期为 tRC读出时间tA第46页/共269页200747华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 写周期写周期 P78P78图图3.8(b)3.8(b)t tDWDWt tWCWCt tAWAWt tWWt tDHDHt tWRWRtWC写周期时间tW写数时间tWR写恢复时间tDTW从写

32、信号有效到输出三态的时间tDW数据有效时间tDH写信号无效后数据保持时间t tDTWDTW第47页/共269页200748华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和实例存储器芯片的规格和实例 写入过程：地址有效 CS有效 数据输出为高阻写入 写命令有效 数据输入 命令：写命令宽度：CS与WE相与至少为tW；地址：写命令有效期间地址不允许变化 地址有效时间至少为：tWC=tAW+tW+tWR 数据：写入的数据必须在CS、WE无效前的tDW 时间之前在数据总线上稳定第48页/共269页200749华东师范大学计算机科学技术系（3 3）SRAMSRAM存储器芯片的规格和

33、实例存储器芯片的规格和实例 例1）请指出下图中写入时序中的错误写入存储器的时序信号必须同步。通常，当R/W线加负脉冲时，地址线和数据线的电平必须是稳定的 错误正确第49页/共269页200750华东师范大学计算机科学技术系二、二、MOSMOS型型RAMRAM2.DRAM2.DRAM（1 1）四管动态存储元）四管动态存储元 为了提高集成度，去掉为了提高集成度，去掉T T3 3、T T4 4管管 不需电源持续供电，节省功耗不需电源持续供电，节省功耗动态存储元是利用电路中栅极电容存储电荷的原理来保存信息的 需较高的输入阻抗，以防止电容快速放电，一般均采用MOS电路第50页/共269页200751华东

34、师范大学计算机科学技术系2.DRAM2.DRAM四管四管DRAMDRAM存储元：存储元：预充管：同一列的位线上接有两个公共的预充管第51页/共269页200752华东师范大学计算机科学技术系2.DRAM2.DRAM写入操作：写入操作：地址译码选中控制管导通 I/O与I/O加相反的电平。通过T5,T6,T7,T8，所存信息 送到A,B端，T1，T2管的栅极电容存储相应的电荷 地址撤消控制管断开靠T1,T2管栅极电容的存储作 用，可以在一定时间内(几ms)保存写入的信息1 10 00 01 1需定时刷新第52页/共269页200753华东师范大学计算机科学技术系2.DRAM2.DRAM读出操作：读

35、出操作：预充电T9,T10管导通电源对位线电容CD,CD充电 当字选择线有效使T5,T6导通时存储的信息通过A,B向位 线输出。若原存储的是“1”，则电容C2上存有电荷，T2导通，而T1截止，使CD上的预充电荷经T2泄漏，故D=0，而D=1，信号通过I/O和I/O输出 CD上的电荷通过A又向C2补充，故读出也起到刷新的作用1 10 00 01 1 当位选择线使T7,T8导通时D,D上的信息输出至I/O,I/O第53页/共269页200754华东师范大学计算机科学技术系2.DRAM2.DRAM刷新操作刷新操作按所存信息补充栅极电荷按所存信息补充栅极电荷 若原存“1”T2导通(T1截止)C2慢慢放

36、电，A点 预充电T9,T10管导通电源对位线电容CD,CD充电 当字选择线有效使T5,T6导通时A与D相连，进行充电;B与D相连，进行放电1 10 00 01 1 位选择线无效，T7,T8截止，封锁信号向外输出，仅达到刷新目的 刷新无需列选择信号，即可按行进行，给出行地址，一行同时刷新；刷新必须定时（几ms）进行，否则所存信息可能丢失第54页/共269页200755华东师范大学计算机科学技术系2.DRAM2.DRAM（2 2）单管）单管DRAMDRAM存储元：存储元：写入：字选择线有效 T1管导通信息由数据线（位线）存入电容C中读出：字选择线有效存储在电容C上的电荷，通过T1输出到数据线上经读

37、出放大器即可得到存储信息由于CD的存在，位线上得到的电压远小于原C上存储的电压，需对读出信号进行放大；同时由于C上的电荷减少，每次读出后要及时对读出单元进行刷新为破坏性读出CDC分布电容第55页/共269页200756华东师范大学计算机科学技术系2.DRAM2.DRAM单管、四管单管、四管DRAMDRAM存储元比较：存储元比较：名称名称优点优点缺点缺点四管四管存储元电路存储元电路外围电路比较简单外围电路比较简单 管子多，占用的芯片面积大管子多，占用的芯片面积大单管单管存储元电路存储元电路元件数量少，集成元件数量少，集成度高度高需要有高鉴别能力的读出放需要有高鉴别能力的读出放大器配合工作，外围电

38、路比大器配合工作，外围电路比较复杂。较复杂。第56页/共269页200757华东师范大学计算机科学技术系2.DRAM2.DRAM（3 3）DRAMDRAM存储器芯片的规格和实例存储器芯片的规格和实例 规格规格 21082108（8K18K1位）位）21162116（16K116K1位）位）2162164 4（64K164K1位）位）MCM516100MCM516100（16M116M1位）位）等等等等 多片连接可构成不同容量的存储器多片连接可构成不同容量的存储器第57页/共269页200758华东师范大学计算机科学技术系2.DRAM2.DRAM 实例：实例：Intel 2116Intel 21

39、16（16K116K1位）位）框图框图 P81P81图图3.113.11 32128存储元128位输出放大器32128存储元64条选择线的译码器128位输出放大器的译码器和I/O门32128存储元128位输出放大器32128存储元64条选择线的译码器输出锁存器和缓冲器写命令锁存器时钟发生器(2)时钟发生器(1)RASWEDINDOUTA0A0A6A67位地址锁存器(行)7位地址锁存器(列)输入数据锁存器CASI/OI/O存储元：(324)128=16K存储矩阵 由行地址选择四个存储体中某一个的某一行 由列地址选择128个存储元中的某一个1#2#3#4#结构大体与SRAM存储芯片相似，不同点为：

40、由于集成度高，地址线一般采用复用技术，即CPU送来的 地址信号应分成行、列地址两次送入。行、列地址分别由 行选择信号（RAS）和列选择信号（CAS）选通；DRAM无片选信号，可由RAS和CAS选择芯片。第58页/共269页200759华东师范大学计算机科学技术系2.DRAM2.DRAM 地址复用技术：地址复用技术：刷新仅需行地址第59页/共269页200760华东师范大学计算机科学技术系2.DRAM2.DRAM 2116 2116操作时序操作时序 读周期读周期 P82P82图图3.12a3.12a地址：行地址：行/列地址分时传送，分别由列地址分时传送，分别由RASRAS和和CASCAS 的下降

41、沿打入行的下降沿打入行/列地址锁存器列地址锁存器 保证地址正确输入：保证地址正确输入：行行/列地址信号必须在选通信号之前稳列地址信号必须在选通信号之前稳 定到达定到达(行行t tASRASR/列列t tASCASC)并在选通信号有效后保持一段时间并在选通信号有效后保持一段时间(t(tAHAH)第60页/共269页200761华东师范大学计算机科学技术系 2116 2116 操作时序操作时序 读周期读周期 P82P82图图3.12a3.12a 读数据读数据：行地址有效行选择信号有效列选择信号有效列地址有效行选择信号、列选择信号及地址撤销数据输出列选择信号有效后的tCAC时间第61页/共269页2

42、00762华东师范大学计算机科学技术系 2116 2116 操作时序操作时序 写周期写周期 P82P82图图3.12b3.12b 写数据写数据：行地址有效行选择信号有效列选择信号有效列地址、数据有效写命令有效行选择信号、列选择信号及地址撤销数据写入 写命令宽度应大于tWP;在写命令作用期间，地址、数据信号均要求稳定第62页/共269页200763华东师范大学计算机科学技术系 2116 2116 操作时序操作时序 刷新周期刷新周期 2116 2116的刷新周期为的刷新周期为2ms2ms 刷新以行进行，要求在刷新以行进行，要求在2ms2ms内对所有存储行内对所有存储行 刷新一遍（刷新一遍（1281

43、28行）行）为控制刷新操作，需外部电路支持为控制刷新操作，需外部电路支持 刷新定时器刷新定时器 刷新计数器刷新计数器 刷新地址寄存器等刷新地址寄存器等刷新行地址和RAS撤销刷新行地址有效RAS有效第63页/共269页200764华东师范大学计算机科学技术系2.DRAM2.DRAM（4 4）DRAMDRAM的刷新的刷新刷新过程：读出过程，恢复栅极电容的电荷刷新过程：读出过程，恢复栅极电容的电荷刷新周期：保证信息不丢失，不需对存储器刷新周期：保证信息不丢失，不需对存储器 进行读出操作的最长时间进行读出操作的最长时间 常用刷新方式：常用刷新方式：集中式集中式 分散式分散式 异步式异步式第64页/共2

44、69页200765华东师范大学计算机科学技术系（4 4）DRAMDRAM的刷新的刷新 集中式刷新集中式刷新0.5s64s1936s死时间在整个刷新间隔内，前一段时间进行正常读/写周期或维持周期，最后64us则集中进行刷新操作。正常读/写操作与刷新操作分开进行，刷新集中完成。特点：存在一段停止读/写操作的死时间 适用于高速存储器第65页/共269页200766华东师范大学计算机科学技术系（4 4）DRAMDRAM的刷新的刷新 分散式刷新分散式刷新tctmtr一个存储系统周期tc的前半段时间tm用来进行读/写操作或维持信息，后半段时间tr则作为刷新操作时间。这样每经过128个系统周期时间，整个存储

45、器便全部刷新一遍。将一个存储系统周期分成两个时间片，分时进行正常读/写、维持操作和刷新操作。特点：不存在停止读/写操作的死时间但系统运行速度降低第66页/共269页200767华东师范大学计算机科学技术系（4 4）DRAMDRAM的刷新的刷新 异步式刷新异步式刷新0.5s0.5stc0.5s0.5stcREFW/RW/RW/RW/RREFW/RW/RW/RW/R15.6s15.6s前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器刷新一遍。例如：刷新周期为2ms，存储器共有128行，2000s12815.6s 即每隔15.6s刷新一行第67页/共269页200768华东师范大

46、学计算机科学技术系（4 4）DRAMDRAM的刷新的刷新例例2 2）讨论）讨论1M11M1位位DRAMDRAM芯片的刷新方法，设刷芯片的刷新方法，设刷 新周期为新周期为8ms8ms，芯片以，芯片以51220485122048矩阵排列矩阵排列解：刷新以行进行，刷新时一行上的解：刷新以行进行，刷新时一行上的20482048个存储元同时进行，芯片共个存储元同时进行，芯片共512512行，因此刷行，因此刷新地址为新地址为A0A0A8A8，即在，即在8ms8ms内进行内进行512512次刷新操作。次刷新操作。集中刷新方式：在集中刷新方式：在8ms8ms内用连续的内用连续的512512个读个读/写写 周期

47、作为刷新操作，其余为正常读写操作；周期作为刷新操作，其余为正常读写操作；异步刷新方式：异步刷新方式：8ms5128ms51215.6s15.6s 每每15.6s15.6s定时刷新一次定时刷新一次第68页/共269页200769华东师范大学计算机科学技术系2.DRAM2.DRAM（5 5）标准的刷新操作）标准的刷新操作 只用只用只用只用RASRASRASRAS 信号的刷新信号的刷新信号的刷新信号的刷新：只用只用RASRAS信号来控制刷新信号来控制刷新 优点：消耗的电流小优点：消耗的电流小 缺点：需要外部刷新地址计数器缺点：需要外部刷新地址计数器 CASCASCASCAS 在在在在RASRASRA

48、SRAS 之前的刷新之前的刷新之前的刷新之前的刷新：当先送当先送CASCAS信号，再送信号，再送RASRAS信号时，表示信号时，表示 进入刷新操作，并自动将芯片内刷新地址进入刷新操作，并自动将芯片内刷新地址 计数器加计数器加1 1第69页/共269页200770华东师范大学计算机科学技术系（5 5）标准的刷新操作）标准的刷新操作 隐含式刷新：隐含式刷新：正常读正常读/写周期内，在写周期内，在RASRAS信号线上加一个脉冲表示刷新命令，芯片在这个信信号线上加一个脉冲表示刷新命令，芯片在这个信号控制下进行刷新操作，地址由内部提供。号控制下进行刷新操作，地址由内部提供。优点：不需提供专门的刷新周期，

49、提高速度优点：不需提供专门的刷新周期，提高速度第70页/共269页200771华东师范大学计算机科学技术系7.2 7.2 半导体半导体存储器存储器三、半导体只读存储器三、半导体只读存储器 掩模式只读存储器 ROM ROM 熔丝式 PROM 可编程只读存储器 光可擦除可编程只读存储器 EPROM 电可擦除可编程只读存储器 EEPROM 优点：具有不易失性，即使电源被切断，ROM的信息 也不会丢失。用途：存放系统文件和固定参数，便于系统调用。第71页/共269页200772华东师范大学计算机科学技术系三、半导体只读存储器三、半导体只读存储器 EPROMEPROM可以用紫外光照射擦除原来写入的数据，

50、写入数据时需要相对较高的电压可以用紫外光照射擦除原来写入的数据，写入数据时需要相对较高的电压S(源极)D(漏极)浮空多晶硅栅SiO2PPAlN基体P沟道EPROM结构示意图+25V 管子制造好时，硅栅上没有电荷，因此管子内没有导 电沟道，D极和S极之间是不导电的当把EPROM管子用于存储矩阵时，这种电路组成的存储 矩阵输出为全“1”当写入“0”时，在D和S极之间加上25V高压，同时加上 编程脉冲（其宽度约为50ms），所选中的单元在这个 电压作用下，D、S之间被瞬时击穿，于是有电子通过 绝缘层注入到硅栅当高压电源去除后，因为硅栅被绝缘层包围，故注入 的电子无处泄露，硅栅变负，于是形成了导电沟道