《Quartus_II_90基本设计流程_verilogHDL（PPT44页).pptx》由会员分享，可在线阅读，更多相关《Quartus_II_90基本设计流程_verilogHDL（PPT44页).pptx（44页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、Quartus II 基本设计流程Stp1：建立工作：建立工作库文件夹库文件夹Stp2：输入设计：输入设计项目原理图项目原理图/VerilogHDL代代码码Stp3：存盘，注：存盘，注意文件取名意文件取名Stp4：创建工程：创建工程Stp5：启动编译：启动编译Stp6：建立仿真：建立仿真波形文件波形文件Stp7：仿真测试：仿真测试和波形分析和波形分析Stp8：引脚锁定：引脚锁定并编译并编译Stp9：编程下载：编程下载/配置配置Stp10：硬件测：硬件测试试st1：建立工作库文件夹（1）新建一个文件夹：）新建一个文件夹：例如：在例如：在D盘建立文件夹盘建立文件夹 mux21a（即（即D：mux2
2、1a)(2)编辑设计文件并保存：编辑设计文件并保存：FILE-NEW,选择选择VerilogHDL FileNew窗口stp2.编辑设计文件stp3存盘存盘存盘输入输入2选选1多路数据多路数据选择器的选择器的VerilogHDL程序，程序，FILE-SAVE AS(以模块名为文件以模块名为文件名保存在名保存在D：mux21a下下(或你所或你所建立的目录下建立的目录下)选择选择“是是”可自动进入可自动进入下一个阶段下一个阶段创新工程创新工程选择选择“否否”则保存则保存文件不进文件不进入创建工入创建工程的阶段程的阶段stp4.创建工程FILE-NEW PROJECT WIZARD1说明创建工程向导
3、所做的事说明创建工程向导所做的事2工程路径工程名顶层实体名3工程中使用的文件选择目标器件45使用其他EDA工具这里全为空6显示刚才的所有设置stp5.启动全程编译Processing-Start Compilation或单击此按钮有错修改，再编译直到编译成功。stp6.建立仿真波形文件（1）打开波形编辑器File-Newstp7.仿真测试和波形分析（2）设置仿真时间Edit-End Timestp7.仿真测试和波形分析（3）波形文件存盘File-Save as 文件名按照默认即可（4）将实体中的端口选入View-Utility windows-Node Finder若单击若单击List没有实体
4、的端口没有实体的端口出现请查看出现请查看1.当前工程是否正确当前工程是否正确2.是否设计修改后没有再次是否设计修改后没有再次编译编译鼠标全选拖入stp7.仿真测试和波形分析stp7.仿真测试和波形分析-设置a端口为周期为500ns的时钟信号（5）编辑输入波形1鼠标单击此处，选鼠标单击此处，选中端口中端口a全部时间域全部时间域2单击此处打开，单击此处打开，时钟窗口时钟窗口3stp7.仿真测试和波形分析-设置b端口为周期为200ns的时钟信号（5）编辑输入波形使用上面同样方法设置b端口为周期为200ns的时钟信号stp7.仿真测试和波形分析-设置端口s的输入波形1.保证光标处于选时间域状态2.光标
5、拖动选中s端口的一段时间域3.单击此处，使其位高电平stp7.仿真测试和波形分析输入波形设置如下图：（不设置输出端口）stp7.仿真测试和波形分析（6）启动仿真器Processing-Start Simulation或单击此按钮 (7)观察仿真结果符合逻辑电路的输出，证明电路设计正确S为高电平，y输出a端的低频信号S为低电平，为低电平，y输出输出b端的高频信号端的高频信号stp8.引脚锁定并编译规划：自己选择电路模式：建议选择模式5两个时钟的输入分别作为a，b端口的输入：clock0 连接a输入端256hz，clock5 连接b输入接1024Hz s端口可连接到一个按键，键1输出端y接SPEA
6、KER在发给大家的资料中，实验电路结构图在发给大家的资料中，实验电路结构图NO.5中找中找出图中对应的信号名：键出图中对应的信号名：键1对应对应PIO0在发给大家的芯片引脚对照表中查找图中这些信在发给大家的芯片引脚对照表中查找图中这些信号名所对应的目标芯片的引脚号号名所对应的目标芯片的引脚号扫描显示电路原理图模式5实验电路图查查表表举举例例stp8.引脚锁定并编译查查表表举举例例选择实验板上选择实验板上插有的目标器件插有的目标器件目目标标器器件件引引脚脚名名和和引引脚脚号号对对照照表表键键1的引脚名的引脚名键键1的引脚名的引脚名对应的引脚号对应的引脚号stp8.引脚锁定并编译123所设计电路端
7、口实验结构图中信号名目标器件引脚号a端口clock0152b端口clock5150s端口PIO018y端口SPEAKER164查图和查表的结果stp8.引脚锁定并编译stp8.引脚锁定并编译1.选择Assignments-Assignment Edit23鼠标双击此处，鼠标双击此处，选择端口选择端口4加入所有引脚加入所有引脚5输入引脚号输入引脚号stp8.引脚锁定并编译保存并再编译也可使用工具栏中的按钮进行编译Tools-programmer或按 确认硬件设置:如果Hardware Setup为No Hardware，先接上USB下载线，打开电源，然后按下述操作即可12stp9.编程下载/配置
8、3stp10硬件测试按下和松开键1，SPEAKER会发出不同的尖叫声，证明电路运行正确。附1：全程编译前约束项目设置选择配置器件的工作方式Assignments-settings:选择Device单击Device and pin options按钮配置失败，自动重新配置选择配置器件和编程方式配置模式配置器件产生压缩文件用于下载闲置引脚的状态设置双目标端口设置附2：功能仿真1.Processing-Generate Functional Simulation Netlist2.Assignments-settings:Simualtor settings:Simulation mode:Functional3.Simulation input:确定矢量文件4.Processing-start simulation附3：RTL图观察器使用ToolsNetlist Viewers:RTL ViewerRTL电路简化：右击该模块-Filter-sources或Destinations