《第十二次课竞争-冒险、SR锁存器.pptx》由会员分享，可在线阅读，更多相关《第十二次课竞争-冒险、SR锁存器.pptx（54页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字电子技术基础数字电子技术基础阎石主编（第五版）阎石主编（第五版）信息科学与工程学院基础部信息科学与工程学院基础部04.4 组合电路中的竞争冒险现象组合电路中的竞争冒险现象竞争：竞争：当一个逻辑门的两个输入信号同时向相反的逻辑电当一个逻辑门的两个输入信号同时向相反的逻辑电平跳变，而变化的时间有差异的现象称为竞争。平跳变，而变化的时间有差异的现象称为竞争。冒险：冒险：由于竞争使电路的输出端出现了稳态下没有的干扰脉冲由于竞争使电路的输出端出现了稳态下没有的干扰脉冲（毛刺）的现象称为冒险。（毛刺）的现象称为冒险。有竞争不一定会产生冒险，有竞争不一定会产生冒险，但有冒险就一定存在竞争。但有冒险就一定
2、存在竞争。竞争与冒险的关系：竞争与冒险的关系：1正脉冲正脉冲“1”“1”型冒险型冒险负脉冲负脉冲“0”“0”型冒险型冒险一、产生竞争冒险的原因一、产生竞争冒险的原因由于竞争而在电路的输出端可能尖峰脉冲的现象称为由于竞争而在电路的输出端可能尖峰脉冲的现象称为冒险。冒险。竞争竞争21 1、代数识别法（输入变量每次只有一个发生改变的简单情况下）、代数识别法（输入变量每次只有一个发生改变的简单情况下）一个变量以原变量和反变量出现在逻辑函数一个变量以原变量和反变量出现在逻辑函数Y中时，则该变中时，则该变量是具有竞争条件的变量。如果消去其他变量（量是具有竞争条件的变量。如果消去其他变量（令其他变量令其他变
3、量为为0或或1），留下具有竞争条件的变量，），留下具有竞争条件的变量，二、如何检查竞争冒险现象二、如何检查竞争冒险现象若函数出现：若函数出现：则可能产生则可能产生负负的尖峰脉冲的冒险现象，的尖峰脉冲的冒险现象，“0”“0”型冒险型冒险；若函数出现：若函数出现：则可能产生则可能产生正正的尖峰脉冲的冒险现象，的尖峰脉冲的冒险现象，“1”“1”型冒险型冒险；3【例】【例】判断实现以下函数的电路是否存在冒险现象。判断实现以下函数的电路是否存在冒险现象。解：解：由函数表达式可知，变量由函数表达式可知，变量A和和C 具备竞争的条件。具备竞争的条件。所以，应对这两个变量进行分析。先考察变量所以，应对这两个变
4、量进行分析。先考察变量A。将将B和和C的各个取值组合分别代入逻辑函数式中，的各个取值组合分别代入逻辑函数式中，可得可得可见，可见，BC=11时，变量时，变量A的变化可能使电路产生冒险。的变化可能使电路产生冒险。同上，变量同上，变量C的变化不会使电路产生冒险。的变化不会使电路产生冒险。42 2、卡诺图识别法、卡诺图识别法如果代表两个乘积项的圈相切，而相切处又未被其它包如果代表两个乘积项的圈相切，而相切处又未被其它包围圈包围，则可能发生冒险现象。围圈包围，则可能发生冒险现象。000111100101011 100如图，图上两卡诺圈相切，当输入变量如图，图上两卡诺圈相切，当输入变量ABC由由011变
5、为变为111时，时，Y从一个包围圈进入另一个包围圈，若把圈外函数值从一个包围圈进入另一个包围圈，若把圈外函数值视为视为0，则函数值可能按，则函数值可能按 1-0-11-0-1 变化，从而出现毛刺。变化，从而出现毛刺。以上方法只适用于输入变量每次只有一个改变状态的情况。以上方法只适用于输入变量每次只有一个改变状态的情况。但是实际上在很多情况下，输入变量都有两个以上同时改变但是实际上在很多情况下，输入变量都有两个以上同时改变状态的可能性，加之如果输入变量的数目又很多，以上方法状态的可能性，加之如果输入变量的数目又很多，以上方法就难以胜任检查竞争冒险的任务了。就难以胜任检查竞争冒险的任务了。53 3
6、、利用、利用EDAEDA软件进行时序仿真软件进行时序仿真软件对电路进行时序仿真，观察输出波形是否有软件对电路进行时序仿真，观察输出波形是否有EDA利用利用毛刺，从而从原理上检查电路是否存在竞争冒险现象。毛刺，从而从原理上检查电路是否存在竞争冒险现象。4 4、实验法、实验法然而由于仿真时只能采用标准化的典型参数，有时还要做一然而由于仿真时只能采用标准化的典型参数，有时还要做一些近似，所以得到的仿真结果与实际电路的工作情况会些近似，所以得到的仿真结果与实际电路的工作情况会有出入。有出入。对于由多个输入变量同时变化引起的功能冒险，最有效的对于由多个输入变量同时变化引起的功能冒险，最有效的判断方法是利
7、用示波器观察输出信号中有无毛刺，分析原判断方法是利用示波器观察输出信号中有无毛刺，分析原因予以消除。因予以消除。只有实验检查的结果才是最终的结论。只有实验检查的结果才是最终的结论。61 1、添项、添项三、如何消除竞争冒险现象三、如何消除竞争冒险现象修改逻辑设计，增加冗余项。修改逻辑设计，增加冗余项。000111100101011 100只只要要在在其其卡卡诺诺图图上上两两包包围围圈圈相相切切处处加加一一个个包包围围圈圈，即即增增加加了了一一个个冗余项，就可消除逻辑冒险。冗余项，就可消除逻辑冒险。添加冗余项后，添加冗余项后，当当B=C=1时，时，始终有始终有Y=1，消除了竞争冒险现象。消除了竞争
8、冒险现象。782 2、后滤、后滤三、如何消除竞争冒险现象三、如何消除竞争冒险现象在输出端接滤波电容，用来吸收和削弱窄脉冲。在输出端接滤波电容，用来吸收和削弱窄脉冲。FA 1CF后滤后滤毛毛刺刺很很窄窄（几几十十纳纳秒秒内内），因因此此常常在在输输出出端端对对地地并并接接滤滤波波电电容容C，可将尖峰脉冲的幅度削弱至门电路的阈值电压以下。，可将尖峰脉冲的幅度削弱至门电路的阈值电压以下。U1U0但但C的的引引入入会会使使输输出出波波形形边边沿沿变变缓缓，工工作作速速度度变变慢慢，因因此此参数要选择合适，参数要选择合适，C一般为几十到几百一般为几十到几百PF。9第四章小结第四章小结掌掌握握常常用用的的
9、中中规规模模组组合合逻逻辑辑器器件件的的逻逻辑辑功功能和使用方法能和使用方法正确理解组合逻辑电路的特点正确理解组合逻辑电路的特点组合电路一般由门电路构成，无记忆、无反馈。组合电路一般由门电路构成，无记忆、无反馈。任一时刻电路的输出只取决于该时刻各输入状态的组合，任一时刻电路的输出只取决于该时刻各输入状态的组合，而与电路的原状态无关。而与电路的原状态无关。1.1.会认管脚：会认管脚：（电源端、控制端、数据端、输出端等）（电源端、控制端、数据端、输出端等）2.2.能看懂功能表能看懂功能表3.3.熟悉逻辑功能，能正确使用组件。熟悉逻辑功能，能正确使用组件。编码器：编码器：二进制编码器、二十进制编码器
10、二进制编码器、二十进制编码器译码器：译码器：二进制译码器二进制译码器/数据分配器、二十进制译码器、显示译码器数据分配器、二十进制译码器、显示译码器数据选择器；数据选择器；数值比较器；数值比较器；全加器和加法器全加器和加法器10（逐级推导法）（逐级推导法）给定逻给定逻辑图辑图逻辑表逻辑表达式达式化简或化简或变换变换列真列真值表值表逻辑功逻辑功能描述能描述1、用、用SSI门电路设计门电路设计给定逻给定逻辑功能辑功能逻辑抽象，逻辑抽象，得出真值表得出真值表列写逻辑列写逻辑表达式表达式选择器件类选择器件类型和数目型和数目将逻辑表达式化简将逻辑表达式化简或作适当变换或作适当变换画出逻辑图画出逻辑图熟练掌
11、握组合逻辑电路的分析方法熟练掌握组合逻辑电路的分析方法熟练掌握组合逻辑电路的设计方法熟练掌握组合逻辑电路的设计方法第四章小结第四章小结2、用、用MSI组合逻辑器件设计组合逻辑器件设计11（1 1）用二进制译码器）用二进制译码器将待求函数将待求函数化成最小项化成最小项之和的形式之和的形式由最小项的由最小项的反函数组成反函数组成的与非式的与非式两次取反两次取反去掉下反号去掉下反号高位对高位对高位高位确定函数输确定函数输入变量与译入变量与译码器输入端码器输入端的对应关系的对应关系画连线图画连线图所用器件：所用器件：译码器和与非门译码器和与非门（2 2）用数据选择器）用数据选择器将待求函数将待求函数化
12、成最小项化成最小项之和的形式之和的形式写出数据选写出数据选择器的输出择器的输出函数表达式函数表达式高位对高位对高位高位确定函数输入变量与确定函数输入变量与数据选择器数据选择器地址输入地址输入端端的对应关系的对应关系画连画连线图线图对对照照比比较较确定数选器数据输入确定数选器数据输入端的表达式端的表达式（0 0、1 1、原变量、反变量）原变量、反变量）第四章小结第四章小结12（3）用其他的中规模组合电路）用其他的中规模组合电路利用全加器的异或运算功能；利用全加器的异或运算功能；利用加法器的求和功能；利用加法器的求和功能；利用比较器的比较输出；利用比较器的比较输出；利用编码器的优先编码功能；利用编
13、码器的优先编码功能；应用中规模组件设计电路要注意的问题：应用中规模组件设计电路要注意的问题：1.1.对逻辑表达式的变换与化简的目的是使其尽可能与组合对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的形式一致，而不是尽量化简。逻辑器件的形式一致，而不是尽量化简。2.2.设计时应考虑合理充分应用组合器件的功能，尽量用同设计时应考虑合理充分应用组合器件的功能，尽量用同类的、较少的和较简单的器件满足设计要求。类的、较少的和较简单的器件满足设计要求。3.3.当组合器件的功能用不完时，要对多余的输入、输出端当组合器件的功能用不完时，要对多余的输入、输出端作适当的处理；当一个组合器件不能满足设计要求
14、时，作适当的处理；当一个组合器件不能满足设计要求时，应对器件进行适当的扩展。应对器件进行适当的扩展。了解组合电路中的竞争冒险现象了解组合电路中的竞争冒险现象产生原因检查方法消除方法产生原因检查方法消除方法第四章小结第四章小结13第五章第五章 触发器触发器(FF:Flip-Flop)内容介绍内容介绍 本章介绍构成时序逻辑电路的本章介绍构成时序逻辑电路的最基本部件双稳最基本部件双稳态触发器态触发器，重点介绍各触发器的结构、工作原理、动，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。作特点，以及触发器从功能上的分类及相互间的转换。首先从组成各类触发器的基本部分首
15、先从组成各类触发器的基本部分SR锁存器入锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在此手，介绍触发器的结构、逻辑功能、动作特点，在此基础上介绍基础上介绍JK触发器、触发器、D触发器、触发器、T触发器等，给出触发器等，给出触发器的描述方程。触发器的描述方程。本章重点是各触发器的功能表、逻辑符号、触发本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。电平、状态方程的描述等。14本章的内容本章的内容5.1 概述概述5.2 SR锁存器锁存器5.3 电平触发的触发器电平触发的触发器5.4 脉冲触发的触发器脉冲触发的触发器5.5 边沿触发的触发器边沿触发的触发器5.6 触发器的逻辑
16、功能及其描述方法触发器的逻辑功能及其描述方法15一、触发器一、触发器输输出出状状态态不不仅仅与与现现时时的的输输入入有有关关，还还与与原原来来的输出状态有关；的输出状态有关；触发器是有记忆功能的逻辑部件触发器是有记忆功能的逻辑部件,可以存贮可以存贮1位二值位二值(0或或1)信息；信息；5.1 概述概述触发器是构成时序电路的基本单元电路；触发器是构成时序电路的基本单元电路；触发器：能够存储触发器：能够存储1位二进制信号的基位二进制信号的基本单元电路。本单元电路。16二、触发器的基本特点二、触发器的基本特点:(3)利用不同的输入信号可置成任一稳态，并在输利用不同的输入信号可置成任一稳态，并在输入信
17、号撤消后能保持该稳态不变。入信号撤消后能保持该稳态不变。(1)触发器输出有两种稳定的状态：触发器输出有两种稳定的状态：0、1 状态状态;所以所以,触发器也叫双稳态触发器。触发器也叫双稳态触发器。(2)具有触发翻转的特性具有触发翻转的特性;即两个稳态可以在外部信号的触发下相互转化。即两个稳态可以在外部信号的触发下相互转化。(4)有两个互补输出端。有两个互补输出端。17三、触发器的分类三、触发器的分类 电路结构电路结构与动作特点与动作特点逻辑功能逻辑功能基基本本RS结结构构触触发发器器同同步步结结构构触触发发器器主主从从结结构构触触发发器器边边沿沿结结构构触触发发器器RS触触发发器器D触触发发器器
18、JK触触发发器器T触触发发器器T触触发发器器 按触发方式按触发方式电电平平触触发发器器脉脉冲冲触触发发器器边边沿沿触触发发器器185.2 SR锁存器锁存器 SR锁存器（又叫基本锁存器（又叫基本RS触发器）是各种触发器构触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号信号直接作用在触发器，无需触发信号19反馈反馈两个输入端两个输入端两个输出端两个输出端1、由与非门构成的、由与非门构成的RS触发器（触发器（P218）0状态：状态：Q=0，Q=11状态：状态：Q=1，Q=05.2 SR锁存器锁存器一一
19、、电路结构与工作原理、电路结构与工作原理20若原状态：若原状态：01输出：输出：110010（置（置0）21若原状态：若原状态：01输出：输出：011110（置（置0）22若原状态：若原状态：10输出：输出：101011（置（置1）23若原状态：若原状态：10输出：输出：001101（置（置1）24若原状态：若原状态：11输出：输出：（保持）（保持）10100125若原状态：若原状态：11输出：输出：（保持）（保持）01011026001 1输出全是输出全是1状态之状态之后后,状态为不定状状态为不定状态态当当RD=SD=0时，信号时，信号“同时同时”变为变为1的情况下，的情况下，翻转快的门输出
20、变为翻转快的门输出变为0，另一个不得翻转。，另一个不得翻转。27由与非门组成的基本由与非门组成的基本RS触发器的特性表触发器的特性表 保持保持置置 0(复位复位)置置 1（置位）（置位）RD SD Q 1 1 0 1 0 01 0 0 10 0 1 1 0 1 1 01 0 1 10 0 状态状态0 01 10 1 11不定不定设计电路时此种情况应避免设计电路时此种情况应避免28触发器的触发器的不定状态不定状态有两种含义：有两种含义：一、一、Q Q=Q Q=1=1时，时，触发器既不是触发器既不是0 0状态，也不是状态，也不是1 1状态；状态；二、二、R RD D、S SD D 同时从同时从0
21、0回到回到1 1时，时，触发器的新状态不能预先确定。触发器的新状态不能预先确定。29由与非门构成的由与非门构成的SRSR锁存器的电路及符号锁存器的电路及符号30【例【例1】画出与非门构成的】画出与非门构成的RS触发器的输出波形触发器的输出波形。Q置置0置置1保持保持全全1之后之后状态不定状态不定31【例【例2】画出与非门构成的】画出与非门构成的RS触发器的输出波形触发器的输出波形。Q置置0置置1保持保持全全1之后之后状态不定状态不定状态状态不定不定322、由或非门构成的、由或非门构成的RS触发器触发器P216特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 0 0 0
22、 1 1 0 1 0 1 1 1 1 状态状态0 0 1 1 保持保持置置 0置置 10 1 0*0*不定不定0011001033特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 状态状态0 0 1 1 保持保持置置 0置置 10 1 0*0*不定不定000011012、由或非门构成的、由或非门构成的RS触发器触发器34011100102、由或非门构成的、由或非门构成的RS触发器触发器特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 状态状态0 0
23、 1 1 保持保持置置 0置置 10 1 0*0*不定不定35010010102、由或非门构成的、由或非门构成的RS触发器触发器特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 状态状态0 0 1 1 保持保持置置 0置置 10 1 0*0*不定不定3611002、由或非门构成的、由或非门构成的RS触发器触发器特性表特性表RD SD Qn 00 0 1 0 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 状态状态0 0 1 1 保持保持置置 0置置 10 1 0*0*不定不定372、由或非门构
24、成的、由或非门构成的RS触发器触发器P216000100011011Q说明保持置0(复位）置1(置位）禁态（不定态）SDRDQ.38【例【例3】画出或非门构成的】画出或非门构成的RS触发器的输出波形触发器的输出波形。置置0置置1保持保持全全0之后之后状态不定状态不定状态状态不定不定Q 39例例5.2.10011100111010110100111010110001140二、动作特点二、动作特点直接控制直接控制在输入信号作用的全部周期内，在输入信号作用的全部周期内，都能直接改变输出状态，因此都能直接改变输出状态，因此称称RD（）、SD（）为直接复位端和直接）为直接复位端和直接置位端。置位端。在任
25、何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。41RQSVCCSR【例【例4】防抖动开关电路如图所示，】防抖动开关电路如图所示，的波形已知，的波形已知，画出对应的输出画出对应的输出 波形。波形。Q42小结小结基本要求：基本要求：1.了解了解SR锁存器锁存器的工作原理；的工作原理；2.掌握与非门构成的掌握与非门构成的SR锁存器锁存器的特性表；的特性表；3.掌握掌握SR锁存器锁存器输出波形的画法。输出波形的画法。作业：作业：P248 思考题和习题思考题和习题5-1题、题、5-2题题435.3 电平触发的触发器电平触发的触发器 在数字系统中，常常要求某些触发器在同一时刻
26、在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控制，这个控制信动作，这就要求有一个同步信号来控制，这个控制信号叫做时钟信号（号叫做时钟信号（Clock），简称时钟，用），简称时钟，用CLK表示。表示。这种受时钟控制的触发器统称为时钟触发器。这种受时钟控制的触发器统称为时钟触发器。CLK：控制时序电路工作节奏的固定频率的脉冲信号，：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。一般是矩形波。44同步同步RS触发器的基本电路结构及图形符号触发器的基本电路结构及图形符号5.3 电平触发的触发器电平触发的触发器一、电平触发一、电平触发RS触发器（同步触发器（同步RS
27、触发器）触发器）基本基本SR锁存器锁存器输入控制门输入控制门只有在只有在CLK1时，时，S、R才能起作用才能起作用45（1）.CLK0此时门此时门G3和和G4被封锁，输出为高电平。被封锁，输出为高电平。0对于由对于由G1和和G2构成的构成的SR锁存器（基本锁存器（基本RS触发器），触发器），触发器保持原态，即触发器保持原态，即Q*=Q115.3 电平触发的触发器电平触发的触发器电平触发电平触发RS触发器触发器电路结构与工作原理电路结构与工作原理465.3 电平触发的触发器电平触发的触发器电平触发电平触发RS触发器触发器电路结构与工作原理电路结构与工作原理（2）.CLK1100a.S=0,R=0
28、11475.3 电平触发的触发器电平触发的触发器电平触发电平触发RS触发器触发器电路结构与工作原理电路结构与工作原理（2）.CLK11a.S=0,R=00110b.S=0,R=1485.3 电平触发的触发器电平触发的触发器电平触发电平触发RS触发器触发器电路结构与工作原理电路结构与工作原理（2）.CLK11a.S=0,R=0b.S=0,R=11001c.S=1,R=0495.3 电平触发的触发器电平触发的触发器电平触发电平触发RS触发器触发器电路结构与工作原理电路结构与工作原理（2）.CLK11a.S=0,R=0b.S=0,R=1c.S=1,R=01100d.S=1,R=1 综上：综上：CLK
29、=1时，此时门时，此时门G3和和G4开启，开启，触发器输出由触发器输出由S 和和R决定。决定。50同步同步RS触发器的工作状态分析触发器的工作状态分析 Q*CLK R S 0 (1)(1)1 0 (1)0 (1)1 0 (1)1 (0)1 1 (0)0 (1)1 1 (0)1 (0)Q(保持保持)1（置（置1）1(不定不定)Q(保持保持)0（置（置0）51Q（保持保持）1（置（置1）1 1（不定）（不定）同步同步RS触发器的功能简表触发器的功能简表CP R S Q*0 1 0 0 1 0 1 1 1 0 1 1 1 Q（保持保持）0（置（置0）记忆口诀记忆口诀:R 、S同为同为0时时,保持保持
30、;R、S互补时同互补时同S;R 、S同为同为1时状态不定时状态不定.52 在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟CLK到来之前，到来之前，先将触发器预置成制定状态，故实际的同步先将触发器预置成制定状态，故实际的同步RS触发器触发器设置了异步置位端设置了异步置位端S D 和异步复位端和异步复位端R D，其电路及图，其电路及图形符号如图所示形符号如图所示5.3 电平触发的触发器电平触发的触发器当当CLK0情况下，情况下，S D 0，R D 1，Q1；S D 1，R D 0，Q0。不用设置初态时，。不用设置初态时，S D R D 1小圆圈表示低小圆圈表示低电平有效电平有效无小圆圈表示高无小圆圈表示高电平控制电平控制53