《微机原理与接口课件-第5章第6章存储器IO接口.ppt》由会员分享，可在线阅读，更多相关《微机原理与接口课件-第5章第6章存储器IO接口.ppt（88页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章 存储器及其与CPU接口 存储器分类及性能指标 随机读写存储器 只读存储器 存储器与CPU接口的基本技术 存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何存储器是微型计算机系统中的重要组成部分。任何CPUCPU构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的构成的微机系统必须配备一定存储容量的存储器。存储器的主要功能是用来存放主要功能是用来存放主要功能是用来存放主要功能是用来存放系统工作时的信息，即
2、程序和数据。系统工作时的信息，即程序和数据。系统工作时的信息，即程序和数据。系统工作时的信息，即程序和数据。存存存存储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。储器容量愈大，能存放的信息就愈多，计算机的能力就愈强。存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存存储器作为计算机系统的重要组成部分，随着更好的存储载体材料的发现及生产工艺的不断改进，储载体材料的发现及生产工艺的不断改进，
3、储载体材料的发现及生产工艺的不断改进，储载体材料的发现及生产工艺的不断改进，争取更大的存储争取更大的存储争取更大的存储争取更大的存储容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降容量、获得更快的存取速度、减小存储器载体的体积以及降低单位存储容量性价比等低单位存储容量性价比等低单位存储容量性价比等低单位存储容量性价比等方面都获得快速的发展。方面都获得快速的发展。方面都获得快速的发展。方面都获得快速的发展。5.1 存储器分类及性能指标5.1.1 半导体存储器的分类简单的二级结构简单的二级结
4、构简单的二级结构简单的二级结构 主存主存主存主存+辅存辅存辅存辅存 一般为半导体存一般为半导体存一般为半导体存一般为半导体存储器，也称为短储器，也称为短储器，也称为短储器，也称为短期存储器。解决期存储器。解决期存储器。解决期存储器。解决读写速度问题。读写速度问题。读写速度问题。读写速度问题。包括磁盘（中期包括磁盘（中期包括磁盘（中期包括磁盘（中期存储器）、磁带、存储器）、磁带、存储器）、磁带、存储器）、磁带、光盘（长期存储）光盘（长期存储）光盘（长期存储）光盘（长期存储）等。解决存储容等。解决存储容等。解决存储容等。解决存储容量问题。量问题。量问题。量问题。一、按存储器制造工艺分类双极型存储器
5、双极型存储器双极型存储器双极型存储器 TTLTTL型、型、型、型、ECLECL型、型、型、型、I I2 2L L型等。存取速率高，型等。存取速率高，型等。存取速率高，型等。存取速率高，但集成度低，功耗大，成本高。主要用于高速的微型计算机但集成度低，功耗大，成本高。主要用于高速的微型计算机但集成度低，功耗大，成本高。主要用于高速的微型计算机但集成度低，功耗大，成本高。主要用于高速的微型计算机和大型计算机中。和大型计算机中。和大型计算机中。和大型计算机中。MOSMOS型存储器型存储器型存储器型存储器 CMOS CMOS型、型、型、型、NMOSNMOS型、型、型、型、HMOSHMOS型等。制型等。制
6、型等。制型等。制造工艺简单，集成度高，功耗低，价格便宜。但在速率上比造工艺简单，集成度高，功耗低，价格便宜。但在速率上比造工艺简单，集成度高，功耗低，价格便宜。但在速率上比造工艺简单，集成度高，功耗低，价格便宜。但在速率上比TTLTTL型存储器要低。型存储器要低。型存储器要低。型存储器要低。二、按存储器的读写功能分类只读存储器只读存储器只读存储器只读存储器ROMROM随机存取（读写）存储器随机存取（读写）存储器随机存取（读写）存储器随机存取（读写）存储器RAMRAM三、随机存储器RAM存储器中的信息既能随时读出，也能随时写入，存储器中的信息既能随时读出，也能随时写入，存储器中的信息既能随时读出
7、，也能随时写入，存储器中的信息既能随时读出，也能随时写入，RAMRAM中信中信中信中信息在关机后消失。息在关机后消失。息在关机后消失。息在关机后消失。SRAMSRAM：静态静态静态静态RAMRAM。利用。利用。利用。利用半导体触发器半导体触发器半导体触发器半导体触发器的两个稳定状态表的两个稳定状态表的两个稳定状态表的两个稳定状态表示示示示“1”1”和和和和“0”0”。电源不关掉，。电源不关掉，。电源不关掉，。电源不关掉，SRAMSRAM的信息不会消失，不的信息不会消失，不的信息不会消失，不的信息不会消失，不需动态刷新电路。需动态刷新电路。需动态刷新电路。需动态刷新电路。DRAMDRAM：动态动
8、态动态动态RAMRAM。利用。利用。利用。利用MOSMOS管的栅极对其衬底间的管的栅极对其衬底间的管的栅极对其衬底间的管的栅极对其衬底间的分布分布分布分布电容电容电容电容保存信息，保存信息，保存信息，保存信息，DRAMDRAM的每个存储单元所需的每个存储单元所需的每个存储单元所需的每个存储单元所需MOSMOS管较少，因管较少，因管较少，因管较少，因此集成度高，功耗小，价格便宜。此集成度高，功耗小，价格便宜。此集成度高，功耗小，价格便宜。此集成度高，功耗小，价格便宜。DRAMDRAM中的信息会因电容中的信息会因电容中的信息会因电容中的信息会因电容漏电而逐渐消失，漏电而逐渐消失，漏电而逐渐消失，漏
9、电而逐渐消失，需配置专门的动态刷新电路需配置专门的动态刷新电路需配置专门的动态刷新电路需配置专门的动态刷新电路。四、只读存储器ROM使用使只能读出，不能写入。使用使只能读出，不能写入。使用使只能读出，不能写入。使用使只能读出，不能写入。ROMROM中信息关机后不消失。中信息关机后不消失。中信息关机后不消失。中信息关机后不消失。掩膜掩膜掩膜掩膜ROMROM（Masked ROMMasked ROM）：生产时已将程序、数据写入）：生产时已将程序、数据写入）：生产时已将程序、数据写入）：生产时已将程序、数据写入其中，用户只能读出，不能修改。其中，用户只能读出，不能修改。其中，用户只能读出，不能修改。
10、其中，用户只能读出，不能修改。PROMPROM（Programmable ROMProgrammable ROM）：可编程的只读存储器。）：可编程的只读存储器。）：可编程的只读存储器。）：可编程的只读存储器。PROMPROM中的程序是由用户自行写入的，但一经写入就无法更中的程序是由用户自行写入的，但一经写入就无法更中的程序是由用户自行写入的，但一经写入就无法更中的程序是由用户自行写入的，但一经写入就无法更改了，是一种一次性写入的改了，是一种一次性写入的改了，是一种一次性写入的改了，是一种一次性写入的ROMROM。EPROMEPROM（Erasable Programmable ROMErasa
11、ble Programmable ROM ）：可擦除可编）：可擦除可编）：可擦除可编）：可擦除可编程存储器。程存储器。程存储器。程存储器。EPROMEPROM可由用户自行写入程序，写入后的内容可由用户自行写入程序，写入后的内容可由用户自行写入程序，写入后的内容可由用户自行写入程序，写入后的内容可用紫外线灯照射来擦除，然后可重新写入内容。可用紫外线灯照射来擦除，然后可重新写入内容。可用紫外线灯照射来擦除，然后可重新写入内容。可用紫外线灯照射来擦除，然后可重新写入内容。EPROMEPROM可多次改写。可多次改写。可多次改写。可多次改写。E E2 2PROMPROM（Electrically Era
12、sable Programmable ROMElectrically Erasable Programmable ROM ）：）：）：）：电可擦除可编程电可擦除可编程电可擦除可编程电可擦除可编程ROMROM。可用电信号进行清除和重写的存储器。可用电信号进行清除和重写的存储器。可用电信号进行清除和重写的存储器。可用电信号进行清除和重写的存储器。E E2 2PROMPROM使用方便，但存取速度较慢，价格较贵。使用方便，但存取速度较慢，价格较贵。使用方便，但存取速度较慢，价格较贵。使用方便，但存取速度较慢，价格较贵。半导体半导体存储器存储器磁介质存储器磁介质存储器光存储器光存储器Multi-SRAM
13、NV-SRAMFIFOCache双极型：存取速度快，但集成度低，一般用于大双极型：存取速度快，但集成度低，一般用于大 型计算机或高速微机中；型计算机或高速微机中；MOS型型掩膜掩膜ROM一次性可编程一次性可编程PROM紫外线可擦除紫外线可擦除EPROM电可擦除电可擦除E2PROM可编程只读存储器可编程只读存储器FLASH读写读写存储器存储器RAM只读只读存储器存储器ROM（按读（按读写功能写功能分类分类)静态静态SRAM动态动态DRAM：集成度高但存取速度较低集成度高但存取速度较低 一般用于需要较大容量的场合。一般用于需要较大容量的场合。速度较快，集成速度较快，集成度较低，一般用度较低，一般用
14、于对速度要求高、于对速度要求高、而容量不大的场而容量不大的场合。合。按按按按存存存存储储储储介介介介质质质质分分分分类类类类5.1.2 半导体存储器的主要技术指标1.1.容量容量容量容量：指一个存储器芯片能存储的二进制信息。存储器芯片容量存储器芯片容量存储器芯片容量存储器芯片容量=存储单元数存储单元数存储单元数存储单元数 每单元的数据位数每单元的数据位数每单元的数据位数每单元的数据位数 例：例：6264 8KB=8K 8bitbit 6116 2KB=2K 8bitbit 1字节=8 bit；1KB=210字节=1024字节；1MB=210KB=1024KB；1GB=210MB=1024MB；
15、1TB=210GB=1024GB。2.2.存取时间存取时间存取时间存取时间：存取时间是：存取时间是：存取时间是：存取时间是指向存储器单元写入数据及从存储器单指向存储器单元写入数据及从存储器单指向存储器单元写入数据及从存储器单指向存储器单元写入数据及从存储器单元读出数据所需的时间元读出数据所需的时间元读出数据所需的时间元读出数据所需的时间，有时又称为有时又称为有时又称为有时又称为读写周期读写周期读写周期读写周期。3.3.功耗功耗功耗功耗：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，：功耗是存储器的重要指标，不仅表示存储器芯片的功耗，：功耗
16、是存储器的重要指标，不仅表示存储器芯片的功耗，还确定了计算机系统中的散热问题。功耗通常是指每个存储元消还确定了计算机系统中的散热问题。功耗通常是指每个存储元消还确定了计算机系统中的散热问题。功耗通常是指每个存储元消还确定了计算机系统中的散热问题。功耗通常是指每个存储元消耗功率的大小，单位为微瓦耗功率的大小，单位为微瓦耗功率的大小，单位为微瓦耗功率的大小，单位为微瓦/位（位（位（位（W/W/位）或者毫瓦位）或者毫瓦位）或者毫瓦位）或者毫瓦/位（位（位（位（mW/mW/位）。位）。位）。位）。4.4.可靠性可靠性可靠性可靠性：可靠性要求是指对电磁场及温度变化的抗干扰性。：可靠性要求是指对电磁场及温
17、度变化的抗干扰性。：可靠性要求是指对电磁场及温度变化的抗干扰性。：可靠性要求是指对电磁场及温度变化的抗干扰性。存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间存储器的可靠性用平均无故障时间MTBFMTBF（Mean Time Mean Time Between FailuresBetween Failures）来表征。）来表征。）来表征。）来表征。MTBFMTBF表示两次故障之间的平均表示两次故障之间的平均表示两次故障之间的平均表示两次故障之间的平均时间间隔。时间间隔。时间间隔。时间间隔。MTBFMTBF越长，意味着存储器可靠性越高，保持正越长，意味着
18、存储器可靠性越高，保持正越长，意味着存储器可靠性越高，保持正越长，意味着存储器可靠性越高，保持正确运行的能力越强。确运行的能力越强。确运行的能力越强。确运行的能力越强。5.5.性能性能性能性能/价格比价格比价格比价格比：“性能性能性能性能”主要包括存储容量、存取周期和可主要包括存储容量、存取周期和可主要包括存储容量、存取周期和可主要包括存储容量、存取周期和可靠性等。性能价格比是一项综合性指标，对不同用途的存储靠性等。性能价格比是一项综合性指标，对不同用途的存储靠性等。性能价格比是一项综合性指标，对不同用途的存储靠性等。性能价格比是一项综合性指标，对不同用途的存储器有不同的要求。选用芯片时，在满
19、足性能要求的条件下，器有不同的要求。选用芯片时，在满足性能要求的条件下，器有不同的要求。选用芯片时，在满足性能要求的条件下，器有不同的要求。选用芯片时，在满足性能要求的条件下，尽量选择价格便宜的芯片。尽量选择价格便宜的芯片。尽量选择价格便宜的芯片。尽量选择价格便宜的芯片。5.2 随机读写存储器5.2.1 静态读写存储器SRAM1.T1和和T2组成一个组成一个双稳态双稳态触发器触发器，用于保存数据。，用于保存数据。T3和和T4为负载管。为负载管。2.如如A点为数据点为数据D，则，则B点点为数据为数据/D。T1T2ABT3T4+5VT5T63.行选择行选择线有效（高电线有效（高电 平）平）时，时，
20、A、B处的处的数据信数据信息通过门控管息通过门控管T5和和T6送送至至C、D点。点。行选择线行选择线CD列选择线列选择线T7T8I/OI/O4.列选择列选择线有效（高电线有效（高电 平）平）时，时，C、D处的处的数据信数据信息通过门控管息通过门控管T7和和T8送送至芯片的数据引脚至芯片的数据引脚I/O。一、静态RAM基本存储电路 二、典型的静态RAM芯片 不不不不同同同同的的的的静静静静态态态态RAMRAM的的的的内内内内部部部部结结结结构构构构基基基基本本本本相相相相同同同同，只只只只是是是是在在在在不不不不同同同同容容容容量量量量时时时时其其其其存存存存储储储储体体体体的的的的矩矩矩矩阵阵
21、阵阵排排排排列列列列结结结结构构构构不不不不同同同同。典典典典型型型型的的的的静静静静态态态态RAMRAM芯芯芯芯片片片片如如如如Intel Intel 61166116（2K82K8位位位位），62646264（8K88K8位位位位），6212862128（16K816K8位）和位）和位）和位）和6225662256（32K832K8位）等。位）等。位）等。位）等。图为图为图为图为SRAM 6264SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为芯片的引脚图，其容量为8K88K8位，即位，即位，即位，即共有共有共有共有8K8K（2 21313）个单元，每单
22、元）个单元，每单元）个单元，每单元）个单元，每单元8 8位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线位。因此，共需地址线1313条，条，条，条，即即即即A A1212AA0 0；数据线；数据线；数据线；数据线8 8条即条即条即条即I/OI/O8 8I/OI/O1 1、WEWE、OEOE、CECE1 1、CECE2 2的的的的共同作用决定了共同作用决定了共同作用决定了共同作用决定了SRAM 6264SRAM 6264的操作方式。的操作方式。的操作方式。的操作方式。123456789101112131428272625242322212019181716156264 NC A4 A
23、5 A6 A7 A8 A9 A10 A11 A12I/O1I/O2I/O3GNDVCCWECE2A3A2A1OEA0CE1I/O8I/O7I/O6I/O5I/O46264的操作方式的操作方式I/O1 I/O8ININ写写0 01 10 00 0ININ写写1 11 10 00 0OUTOUT读读0 01 10 01 1高阻高阻输出禁止输出禁止1 11 10 01 1高阻高阻未选中未选中 0 0 高阻高阻未选中未选中 1 1 I/OI/O1 1 I/O I/O8 8方式方式WECE1CE2OE SRAM 6264引脚图 三、SRAM存储器与CPU连接8086CPU8086CPU WR WR RD
24、 RD62646264WE WE OE OE （一）6225662256是32K*8的CMOS静态RAM 补充：典型存储器芯片和译码器芯片补充：典型存储器芯片和译码器芯片62256工作表（二）3-8译码器74LS13874LS138引脚功能（1）片选信号：G1G2AG2B（2）CBA译码Y0到Y7有效5.2.2 动态读写存储器DRAM 一、基本存储元素行选择线行选择线T1B存储存储电容电容CA列选列选择线择线T2I/O1 1.设设 T1导通时（行选线导通时（行选线1），将），将 A1 写入，则写入，则C上有电荷。上有电荷。2.行选择线有效时，数据通过行选择线有效时，数据通过T1送送至至B处；处
25、；3.列选择线有效时，数据通过列选择线有效时，数据通过T2送送至芯片的数据引脚至芯片的数据引脚I/O；4.为防止存储电容为防止存储电容C放电导致数据放电导致数据丢失，必须定时进行刷新；丢失，必须定时进行刷新；5.动态刷新时行选择线有效，而列动态刷新时行选择线有效，而列选择线无效。（刷新是逐行进行选择线无效。（刷新是逐行进行的。）的。）刷新放大器刷新放大器 二、动态RAM集成芯片2164 一一一一种种种种典典典典型型型型的的的的DRAMDRAM如如如如Intel Intel 21642164。21642164是是是是64K164K1位位位位的的的的DRAMDRAM芯芯芯芯片片片片，片片片片内内内
26、内含含含含有有有有64K64K个个个个存存存存储储储储单单单单元元元元，所所所所以以以以，需需需需要要要要1616位位位位地地地地址址址址线线线线寻寻寻寻址址址址。为为为为了了了了减减减减少少少少地地地地址址址址线线线线引引引引脚脚脚脚数数数数目目目目，采采采采用用用用行行行行和和和和列列列列两两两两部部部部分分分分地地地地址址址址线线线线各各各各8 8条条条条，内内内内部部部部设设设设有有有有行行行行、列列列列地地地地址址址址锁锁锁锁存存存存器器器器。利利利利用用用用外外外外接接接接多多多多路路路路开开开开关关关关，先先先先由由由由行行行行选选选选通通通通信信信信号号号号RASRAS选选选选
27、通通通通8 8位位位位行行行行地地地地址址址址并并并并锁锁锁锁存存存存。随随随随后后后后由由由由列列列列选选选选通通通通信信信信号号号号CASCAS选选选选通通通通8 8位位位位列列列列地地地地址址址址并并并并锁锁锁锁存存存存，1616位位位位地地地地址址址址可可可可选选选选中中中中64K64K存存存存储储储储单单单单元元元元中中中中的的的的任任任任何何何何一一一一个个个个单单单单元元元元。21642164芯芯芯芯片片片片的的的的引引引引脚脚脚脚和内部结构示意如图所示。和内部结构示意如图所示。和内部结构示意如图所示。和内部结构示意如图所示。Intel 2164 DRAM芯片引脚图GNDDinA
28、7A5A4A3A6DoutVCCA0A1A2NC21641 168 9WERASCASA0A7：地址输入：地址输入 8 8条地址线采用分时复用的条地址线采用分时复用的条地址线采用分时复用的条地址线采用分时复用的方法获得存储单元寻址所需的方法获得存储单元寻址所需的方法获得存储单元寻址所需的方法获得存储单元寻址所需的1616条地址线的高条地址线的高条地址线的高条地址线的高8 8位和低位和低位和低位和低8 8位地位地位地位地址线。址线。址线。址线。CAS：列地址选通：列地址选通RAS：行地址选通：行地址选通WE：写允许：写允许Din：数据输入：数据输入Dout：数据输出：数据输出Vcc：电源：电源G
29、ND：地：地 掩膜ROM芯片所存储的信息由芯片制造厂家完成，用户不能修改。掩膜ROM以有有/无无跨接管子来区分0/1信息：有为0，无（被光刻而去掉）（被光刻而去掉）为1。5.3.1 掩膜ROM和PROM一、掩膜ROM（Read Only Memory）位线位线字线字线 D D3 3D D2 2D D1 1D D0 0单元单元0 0 1 10 01 10 0单元单元1 1 1 11 10 01 1单元单元2 20 01 10 01 1单元单元3 30 01 11 10 05.3 只读存储器ROM 1.1.由浮栅雪崩注入的由浮栅雪崩注入的由浮栅雪崩注入的由浮栅雪崩注入的FAMOSFAMOS器件构成
30、。器件构成。器件构成。器件构成。2.2.当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为当浮栅有足够的电荷积累时，记录的信息为0 0，没有一定的电荷，没有一定的电荷，没有一定的电荷，没有一定的电荷积累时，信息为积累时，信息为积累时，信息为积累时，信息为1 1。3.3.用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的用户可以多次编程。编程加写脉冲后，某些存储单元的PNPN结表结表结表结表面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅
31、，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。面形成浮动栅，阻挡通路，实现信息写入。4.4.用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅用紫外线照射可驱散浮动栅（浮栅上的电荷形成光电流漏）（浮栅上的电荷形成光电流漏），原，原，原，原有信息全部擦除有信息全部擦除有信息全部擦除有信息全部擦除（擦除后内容全为（擦除后内容全为“1”），便可再次改写。，便可再次改写。，便可再次改写。，便可再次改写。可擦除可编程的只读存储器EPROM 典型的EPROM芯片 常常 用用 的的 典典 型型 EPROM芯芯 片片 有有：2716（2K8）、2732（4K8）、276
32、4（8K8）、27128（16K8）、27256（32K8）、）、27512（64K8）等。）等。VCCPGENCA8A9A11OEA10CED7D6D5D4D3123456789101112131428272625242322212019181716152764VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0D1D2GND封装及引脚封装及引脚2764封装图 A0A12 地址输入，213=8192=8K D0D7 双向数据线 VPP 编程电压输入端 OE 输出允许信号 CE 片选信号 PGE 编程脉冲输入端，读PGE=1操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功
33、率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出0011000001XX110011XX0011XXXXXXX1VccVccVccVccVccVccVccVccVccVccVccVppVppVppVppVccDOUT高阻高阻高阻高阻高阻高阻DINDINDOUT编码编码2764操作方式操作方式5.4 存储器与CPU接口的基本技术 接口连接应注意的主要问题一、一、CPUCPU总线的负载能力总线的负载能力 由于存储器芯片是MOS器件，直流负载很小，它的输入电容为510PF。所以：小系统中，CPU与存储器可直连。大系统常加驱动器
34、。二、二、CPUCPU时序与存储器存取时序的配合时序与存储器存取时序的配合 选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度。三、存储器组织和地址分配三、存储器组织和地址分配(1)确定整机存储容量。(2)整机存储容量在整个存储空间的位置。(3)选用存储器芯片的类型和数量。(4)划分RAM、ROM区，地址分配，画出地址分配图。四、控制信号的配合与连接四、控制信号的配合与连接 一般指存储器的WE、OE、CS等与CPU的RD、WR等相连，不同的存储器和CPU其控制信号也不完全相同。存储器容量的扩充 当单片存储器芯片的容
35、量不能满足系统容量要求时，可多片组当单片存储器芯片的容量不能满足系统容量要求时，可多片组合以合以扩充位数扩充位数(位扩展位扩展)或或存贮单元数存贮单元数(字扩展字扩展)。存储芯片存储芯片存储模块存储模块存储体存储体 进行进行位扩展位扩展，以实现按字节编址以实现按字节编址的结构的结构 进行进行字扩展字扩展，以满足总容量的以满足总容量的要求要求存储体、地址译码、存储体、地址译码、数据缓冲和读写控制数据缓冲和读写控制=2（片）一、位数扩充一、位数扩充 例：例：用8K8bit的6264扩充形成8K16bit的芯片组，所需芯片：8K16bit 8K8bit 方法方法 两个芯片的地址线、片选信号两个芯片的
36、地址线、片选信号 及读及读/写控制线分别互连；写控制线分别互连；两个芯片的数据线各自独立，两个芯片的数据线各自独立，一片作低一片作低8位（位（D0D7）,另一片另一片 作高作高8位（位（D8D15）。）。即，每个即，每个16位数据的高、低字位数据的高、低字 节节 分别存于两个芯片，一次读分别存于两个芯片，一次读/写写 操作同时访问两个芯片中的同地操作同时访问两个芯片中的同地 址单元。址单元。具体连接如右。具体连接如右。进行位扩展时，模块中所有芯片的进行位扩展时，模块中所有芯片的地址线和控制线互连地址线和控制线互连形成整个模块形成整个模块的地址线和控制线，而各芯片的的地址线和控制线，而各芯片的数
37、据线并列（位线扩展）数据线并列（位线扩展）形成整个模形成整个模块的数据线（块的数据线（16bit宽度）。宽度）。二、单元数扩充（字扩展）二、单元数扩充（字扩展）例：例：用8K8bit的6264扩充形成32K8bit的存储区,需要的8K8 芯片数为：32K/8K=4（片）8K88K88K88K8芯片芯片芯片芯片 A A14 14 A A1313 A A1212A A0 0 地址范围地址范围地址范围地址范围 0 0 0 0 0 0 000 000至至至至1111110000H1FFFH 0000H1FFFH 1 1 0 1 0 1 000 000至至至至1111112000H3FFFH 2000H
38、3FFFH 2 2 1 0 1 0 000 000至至至至1111114000H5FFFH 4000H5FFFH 3 3 1 1 1 1 00 000 0至至至至1111116000H7FFFH 6000H7FFFH 连接时：连接时：A0A12，D7D0，R/W等同名信号连接在一起。由于容量的扩充，增加了两位地址线，译码后产生 4个片选信号，用于区分4个芯片。这样，32K的地址范围在4个芯片中的分配为：v 称地址线称地址线A0A12实现片内寻址，实现片内寻址，A13A14实现片间寻址。实现片间寻址。扩充连接图扩充连接图 进行字扩展时，模块中所有芯片的进行字扩展时，模块中所有芯片的地址线、控制线
39、和数据地址线、控制线和数据线互连线互连形成整个模块的低位地址线、控制线和数据线形成整个模块的低位地址线、控制线和数据线，CPU的的高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择高位地址线（扩展的字线）被用来译码以形成对各个芯片的选择线线 片选线片选线。v 当单元数与位数都要扩充时，将以上两者结合起来。当单元数与位数都要扩充时，将以上两者结合起来。如：如：用用8K8芯片构成芯片构成32K16存储区，需要存储区，需要42个个芯片。芯片。（1）先扩充位数，每）先扩充位数，每2个芯片一组，构成个芯片一组，构成4个个8K16芯片组；芯片组；（2）再扩充单元数，将这）再扩充单元数，将这4个芯片组
40、组合成个芯片组组合成32K16存储区。存储区。8086/8088与存储器的连接 设设CPU引脚已经外围芯片（引脚已经外围芯片（锁存器、驱动器锁存器、驱动器），可以连接存），可以连接存贮器或贮器或I/O接口电路。接口电路。以以8088系统总线与系统总线与SRAM连接为例，连接为例，AB、CB、DB如何连？如何连？地地址址总总线线的的低低位位地地址址线线直直接接与与各各存存储储芯芯片片的的地地址址线线连连接接。所所需需低位地址线的数目低位地址线的数目N与存储芯片容量与存储芯片容量L的关系：的关系：L2N。地地址址总总线线余余下下的的高高位位地地址址线线经经译译码码后后，做做各各存存储储芯芯片片的的
41、片片选选。通常通常M/IO信号也参与片选译码。信号也参与片选译码。存储器片选译码电路一般有三种译码方式：一般有三种译码方式：1全译码法全译码法片内寻址未用的片内寻址未用的全部全部高位地址线都参加译码，高位地址线都参加译码，译码输出作为片选信号，使得每个存贮器单元地址唯一。译码输出作为片选信号，使得每个存贮器单元地址唯一。译码电路比较复杂。一般用3-8译码器或可编程器件等实现。2.部分译码法部分译码法除片内寻址外的高位地址的除片内寻址外的高位地址的一部分一部分来译码产来译码产生片选信号生片选信号（简单简单）3.线选法线选法用除片内寻址外的高位地址线中的用除片内寻址外的高位地址线中的任一根任一根做
42、为片做为片选信号，直接接各存储器的片选端来区别各芯片的地址。选信号，直接接各存储器的片选端来区别各芯片的地址。例：例：用用4片片6264构成构成32K8的存贮区。的存贮区。1.全译码法全译码法 高位地址线高位地址线A19A13全部参加译码，产生全部参加译码，产生6264的片选信号。的片选信号。注：注：MEMW=IO/M+WR MEMR=IO/M+RD 整个32K8存储器的地址范围：00000H 07FFFH仅占用8088 1M容量的32K地址范围。用户扩展用户扩展存储器地存储器地址空间址空间的范围决定的范围决定了存储芯片的了存储芯片的片选片选信号信号的实现方式。的实现方式。地地址址总总线线余余
43、下下的的高高位位地地址址线线经经译译码码后后，做做各各存存储储芯芯片片的的片片选选。通通常常IO/M信信号号也参与片选译码也参与片选译码.全译码的优点地址唯一实现地址连续便于扩充全译码的优点地址唯一实现地址连续便于扩充次高位地址线次高位地址线A15A13译码后产生译码后产生片选信号区分片选信号区分4个存储芯片；个存储芯片；最高位地址线最高位地址线A19A16及及IO/M用作用作片选信号有效的使能控制。片选信号有效的使能控制。部分译码法部分译码法 除片内寻址外的高位地址的一部分来译码产生片选信号（简单简单）。缺点：缺点：地址重叠，每个地址有 2（2015）=25个重叠地址。令未用到的高位地址全为
44、令未用到的高位地址全为0，则称，则称为基本存贮器地址。为基本存贮器地址。3线选法线选法 用除片内寻址外的高位地址线中的任一根做为片选信号，直接接各存储器的片选端来区别各芯片的地址。特点：特点：线选法也有地址重叠区。地址不连续，但简单。u 实际应用中，存储器芯片的片选信号可根据需要选择上述某实际应用中，存储器芯片的片选信号可根据需要选择上述某种方法或几种方法并用。种方法或几种方法并用。u ROM与与CPU的连接同的连接同RAM。u用户扩展用户扩展存储器地址空间存储器地址空间的范围决定了存储芯片的的范围决定了存储芯片的片选信号片选信号的实现方式。的实现方式。u地址总线余下的地址总线余下的高位地址线
45、高位地址线经译码后，做各存储芯片的经译码后，做各存储芯片的片选片选。通常通常IO/M信号也参与片选译码。信号也参与片选译码。u低位地址线低位地址线A12A0直接接在存储芯片上，寻址片内直接接在存储芯片上，寻址片内8K单元；单元；u次高位地址线次高位地址线A15A13译码后产生片选信号区分译码后产生片选信号区分4个存储芯片；个存储芯片；u最高位地址线最高位地址线A19A16及及IO/M用作片选信号有效的使能控制。用作片选信号有效的使能控制。6.1 I/O6.1 I/O接口的基本功能与结构接口的基本功能与结构6.2 I/O6.2 I/O端口的编址方式端口的编址方式6.3 I/O6.3 I/O同步控
46、制方式同步控制方式6.4 I/O6.4 I/O接口中的中断技术接口中的中断技术 6.5 I/O6.5 I/O接口中的接口中的DMADMA技术技术 6.6 I/O6.6 I/O接口中的数据缓存技术接口中的数据缓存技术6.7 6.7 接口的分类接口的分类 第六章第六章 I/O I/O 接口接口两者的信息类型可能不一样两者的信息类型可能不一样即使都是数字量信息，两者的信息格式、信号即使都是数字量信息，两者的信息格式、信号时序、传输速度还可能不一样时序、传输速度还可能不一样6.1 I/O6.1 I/O接口的基本功能和结构接口的基本功能和结构 I/O I/O设备是微机系统必不可少的组成部分。但外部设备是
47、微机系统必不可少的组成部分。但外部I/OI/O设备并不能直接与微机相连设备并不能直接与微机相连,而需要而需要通过通过I/OI/O接口接口与与微机相连，这是因为：微机相连，这是因为：6.1.1 6.1.1 接口的基本功能接口的基本功能6.1.2 6.1.2 接口的基本结构接口的基本结构总之，就是完成三大总线的转换和连接任务。总之，就是完成三大总线的转换和连接任务。不同外设的接口，其功能及与外设的连接、通信方不同外设的接口，其功能及与外设的连接、通信方式各不相同。但任何接口电路的基本功能是相同的，有式各不相同。但任何接口电路的基本功能是相同的，有三：三：6.1.1 6.1.1 接口的基本功能接口的
48、基本功能1)1)作为微型机与外设传递数据的缓冲站作为微型机与外设传递数据的缓冲站2)2)正确寻址与微机交换数据的外设正确寻址与微机交换数据的外设3)3)提供微型机与外设间交换数据所需的控制逻辑提供微型机与外设间交换数据所需的控制逻辑和状态信号。和状态信号。同样，不同外设接口的内部结构可能千差万别，但同样，不同外设接口的内部结构可能千差万别，但其基本结构也是相似的。与接口的基本功能相对应，接其基本结构也是相似的。与接口的基本功能相对应，接口电路必须包含以下三种基本逻辑部件：口电路必须包含以下三种基本逻辑部件：I/OI/O数据缓冲寄存器数据缓冲寄存器与功能与功能1)1)对应对应寄存器地址译码器寄存
49、器地址译码器与功能与功能2)2)对应对应读读/写控制逻辑写控制逻辑与功能与功能3)3)对应对应 对于一些比较复杂的接口对于一些比较复杂的接口,为了增强功能和适应为了增强功能和适应不同不同I/OI/O同步控制方式的需要，往往还要引入一些别同步控制方式的需要，往往还要引入一些别的逻辑电路。的逻辑电路。6.1.2 6.1.2 接口的基本结构接口的基本结构1.1.接口电路的典型结构接口电路的典型结构6.1.2 6.1.2 接口的基本结构接口的基本结构数据总线数据总线缓冲器缓冲器读写控读写控制逻辑制逻辑地址总线缓地址总线缓冲与译码冲与译码控制控制寄存器寄存器输出数据输出数据缓存器缓存器状态状态寄存器寄存
50、器输入数据输入数据缓存器缓存器联络控联络控制逻辑制逻辑系统系统DB系统系统ABMPU中断请求中断请求I/O数据线数据线外外设设准备好准备好选通选通联络线联络线系统系统读读/写写控制控制线等线等中断响应中断响应用以确定接口电路用以确定接口电路的工作方式和功能。的工作方式和功能。输入缓存器和状态寄存器的输出接在输入缓存器和状态寄存器的输出接在数据总线上数据总线上,因此它必须有三态输出功能。因此它必须有三态输出功能。通常把接口中可被通常把接口中可被CPUCPU读读/写的寄存器称为写的寄存器称为I/OI/O端口端口。端。端口寄存器的全部或部分端口线被连接到外设上。如图所示口寄存器的全部或部分端口线被连