《齐鲁工业大学数字逻辑成考复习资料.docx》由会员分享，可在线阅读，更多相关《齐鲁工业大学数字逻辑成考复习资料.docx（6页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、数字逻辑1 .寄存器要存放n位二进制数码时，需要n个触发 器。2 .计算机键盘上有101个键，若用二进制代码进行 编码，至少应为7位。3 .格雷码不是BCD码，.对电压、频率、电流等模拟量进行数字处理之前, 必须将其进行A/D转换。4 .逻辑函数尸=25和G=AB不满足关系k=65 .小数0的补码形式为0.0.0o.构造一个模10同步计数器，需要4个触发器。6 .标准与或式是由最小项相或构成的逻辑表达式。7 .晶体振荡器不能用555电路构成。8 . EPROM是指可擦可编程只读存储器。9 .组合逻辑电路输出与输入的关系可用真值表描述。10 .基本R-S触发器对输入信号有约束。11 .八路数据分
2、配器，其地址输入端有3个。12 .为实现线与逻辑功能，应选用集电极开路(0C) 门。13 .组合逻辑电路中的险象是由电路中的时延引起 的。14 .触发器有2个稳态。15 .同步计数器和异步计数器比较，同步计数器的显 著优点是工作速度高。16 .数据选择器属于组合逻辑电路。17 .若已知XY+YZ+YZ=XY+Z,判断等式 (X+Y)(Y+Z)(Y+Z)=(X+Y)Z成立的最简单方法是依据 对偶规则。18 .要使J-K触发器在时钟脉冲作用下，QnT=0，则 输入信号为J=K=lo19 . n个变量组成的最小项时，具有n个相邻最小项。20 .表示任意1位十进制数，需要4位二进制数。21 .根据波形
3、可以判断这个触发器是上升沿T触发 器。22 .此图所示的逻辑电路为与非门。23 .在函数F=AB+CD的真值表中，F=1的状态有7个。24 .构造1个模5同步计数器，需要3个触发器。25 .脉冲异步时序逻辑电路不允许两个或两个以上输 入信号同时为1。26 .流程表不能清晰的描述电路的逻辑功能。27 .全加器有2个输出端。28 .组合逻辑电路通常由逻辑门电路组合而成。29 .组合逻辑电路中产生竞争冒险的主要原因是输入 信号受到尖峰干扰。这句话是错误的。30 .时钟控制触发器仅当有时钟脉冲作用时，输入信 号才能对触发器状态产生影响。31 .由逻辑门电路构成的电路是组合逻辑电路。这句 话是错误的。3
4、2 .七段显示译码器7448只能驱动七段显示器显示7 个不同的字符。这句话是错误的。33 .组合逻辑电路有记忆功能。这句话是错误的。34 . 5位二进制数能表示的最大十进制数为32。这句 话是错误的。35 .在组合逻辑电路中，由竞争产生的险象是一种瞬 间的错误现象。36 .最简电路不一定是最佳电路。37 .若两个函数具有不同的逻辑函数式，则两个逻辑 函数必然不相等。这句话是错误的。38 .奇偶校验码不但能发现错误，而且能纠正错误。 这句话是错误的。39 .什么是竞争？什么是险象？两者的关系是什么？答：（1）竞争：由于延迟时间的影响，使得输入信 号经过不同路径到达输出端的时间有先有后，这一 现象
5、称为竞争。（2）险象：由竞争导致的错误输出信号。险象是一 种瞬态现象，它表现为在输出端产生不应有的尖脉 冲，暂时地破坏正常逻辑关系。一旦瞬态过程结 束，即可恢复正常逻辑关系。（3）两者的关系：险象是由竞争引起的，有竞争不 一定会产生险象。40 .简述组合逻辑电路分析的步骤。答：（1）根据逻辑电路图写出输出函数表达式。从输入端开始往输出端逐级推导，直至得到所 有与输入变量相关的输出函数表达式（2）化简输出函数表达式使用代数法、卡诺图法进行输出函数表达式化 简。（3）列出输出函数真值表根据输出函数最简表达式，列出输出函数真值 表。（4）功能评述概括出对电路逻辑功能的文字描述，并对原电路 的设计方案进行评定，必要时提出改进意见和改进 方案。