《先进的芯片尺寸封装（CSP）技术第一部分.docx》由会员分享，可在线阅读，更多相关《先进的芯片尺寸封装（CSP）技术第一部分.docx（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1引言所谓芯片尺寸封装就是CSP （Chip Size Package或Chip Scale Package）0 JEDEC（美国EIA协会联合电子器件工程委员会）的JSTK 一 012标准规定，LSI芯片封装面积小于或等于LSI芯片面积的120%的产品 称之为CSP。CSP技术的出现确保VLSI在高性能、高可靠性的前提下实 现芯片的最小尺寸封装（接近裸芯片的尺寸），而相对本钱却更低，因此符 合电子产品小型化的开展潮流，是极具市场竞争力的高密度封装形式。本 文从CSP的特点、类别和制作上艺以及生产和研发等几个方面详细论述这 种先进的封装技术，并对我国CSP技术的研发提出几点建议。2 CSP的特
2、点CSP实际上是在BGA封装小型化过程中形成的，所以有人也将CSP称之 为IJBGA（微型球栅阵列，现在仅将它划为CSP的一种形式），因此它自然 地具有BGA封装技术的许多优点。2. 1封装尺寸小CSP是目前体积最小的VLSI封装之一。一般,CSP封装面积不到0 .5 mm ,而间距是 QFP 的 1 / 10 , BGA 的 1 / 3 I / 10o2.2 可容纳引脚的数最多在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引 脚数封装，甚至可以应用在I / 0数超过2000的高性能芯片上。例如，引 脚间距为0 . 5 mm ,封装尺寸为40 mmx40 mm的QFP ,引脚
3、数最多 为304根，假设要增加引脚数，只能减小引脚间距，但在传统工艺条件下， OFP难以突破0.3mm的技术极限；与CSP相提并论的是BGA封装， 它的引脚数可达600 1000根，但值得重视的是，在引脚数相同的情况 下，CSP的组装远比BGA容易。2.3 电性能优良CSP的内部布线长度（仅为0 . 8 1 . O mm）比QFP或BGA的布线长度 短得多，寄生引线电容、引线电阻及引线电感均很小，从而使信号传输延 迟大为缩短。CSP的存取时间比QFP或BGA短1 / 5 1 / 6左右，同时 CSP的抗噪能力强，开关噪声只有DIP（双列直插式封装犯勺1 / 2。这些主 要电学性能指标已经接近裸
4、芯片的水平，在时钟频率己超过双G的高速通 信领域，LSI芯片的CSP将是十分理想的选择。2 . 4测试、筛选、老化操作容易实现MCM技术是当今最高效、最先进的高密度封装之一，其技术核心是采用 裸芯片安装，优点是无内部芯片封装延迟及大幅度提高了组件封装密度， 因此未来市场令人乐观。但它的裸芯片测试、筛选、老化问题至今尚未解 决，合格裸芯片的获得比拟困难，导致成品率相当低，制造本钱很高；而 CSP那么可进行全面老化、筛选、测试，并且操作、修整方便，能获得真正 的KGD芯片，在目前情况下用CSP替代裸：芯片安装势在必行。2.5 散热性能优良CSP封装通过焊球与PCB连接，由于接触面积大，所以芯片在运
5、行时所 产生的热量可以很容易地传导到PCB上并散发出去；而传统的TSOP（薄 型小外形封装）方式中，芯片是通过引脚焊在PCB上,焊点和PCB板的接 触面积小，使芯片向PCB板散热相对困难。测试结果说明，通过传导方式 的散热量可占到80%以上。同时，CSP芯片正面向下安装，可以从反面 散热，且散热效果良好。例如松下电子开发的10 mmxlOmm CSP的热阻为35OC/W ,而TSOP、QFP的热阻那么可达4(TC / W。假设通过散热片 强制冷却，CSP的热阻可降低到4 . 2 / W ,而QFP的那么为11 . 8 / W。2.6 封装内无需填料大多数CSP封装中凸点和热塑性粘合剂的弹性很好
6、，不会因晶片与基底热 膨胀系数不同而造成应力，因此也就不必在底部填料，省去了填料时间和 填料费用，这在传统的SMT封装中是不可能的。2.7 制造工艺、设备的兼容性好CSP与现有的SMT工艺和基础设备的兼容性好，而且它的引脚间距完全 符合当前使用的SMT标准(0 . 51 mm),无需对PCB进行专门设计， 而且组装容易，因此完全可以利用现有的半导体工艺设备、组装技术组织 生产。3 CSP的分类目前全球有50多家IC厂商生产各种结构的CSP产品。根据目前各厂商 的开发情况，可将CSP封装分为以下主要类别：柔性基板封装CSPe柔性基板封装CSP是由日本的NEC公司利用TAB 技术研制开发出来的一种
7、窄间距的BGA ,因此也可以称之为FPBGA0这 类CSP封装的基本结构如图1所示，截面结构如图2所示。主要由IC芯 片、载带(柔性体)、粘接层、凸点(铜/镇)等构成。载带是用聚酰亚胺和制 箔组成。采用共晶焊料(63%Sn - 37%Pb)作外部互连电极材料。阳I FPBGA的&未然构粘似:代带河收许球ffl 2 I PBGA的曲面；其主要特点是结构简单，可靠性高，安装方便，可利用传统的TAB(Tape AutomatedBonding)焊接机进行焊接刚性基板CSPO刚性基板CSP是由日本的Toshiba公司开发的一种陶瓷基板超薄 型封装，因此又可称之为陶瓷基板薄形封装CSTP ( Ceram
8、ic Substrate ThinPackage)o其基本结构见图3O它主要由芯片、氧化铝(AI2O3)基板、铜(Au)凸点和树脂构成。通过倒装焊、树脂填充和打印3个步骤完成。它的封装效率(芯片与基板面积之比)可到达75% ,是相同尺寸的TQFP的2.5倍。LSI芯片Au0点)“热同件树传()电路国膨通和出做(.以化二留或AIN,电极圉3 CSTP的4位找构(3)引线框架式CSPO引线框架式CSP是由日本的Fujitsu公司研制开发的一种芯片 上引线的封装形式，因此也被称之为LOC(Lead On Chip)形CSP。通常情况下分为 Tape-LOC型和MF- LOC型(Mul-ti-fram
9、e-LOC)两种形式，其基本结构如图4所刈衍(b) MK-KX由图可知，这两种形式的LOC形CSP都是将LSI芯片安装在引线框架上， 芯片面朝下，芯片下面的引线框架仍然作为外引脚暴露在封装结构的外面。 因此，不需要制作工艺复杂的焊料凸点，可实现芯片与外部的互连，并且其 内部布线很短，仅为0.1 mm左右。(4)焊区阵列CSP。焊区阵列CSP是由日本的Panasonic公司研制开发的 一种新型封装形式，也被称之为LGA(Land Grid Array)型CSP ,主要由 LSI芯片、陶瓷载体、填充用环氧树脂和导电粘结剂等组成。这种封装的 制作工艺是先用金丝打球法在芯片的焊接区上形成Au凸点，然后
10、在倒装 焊时，在基板的焊区上印制导电胶，之后对事先做好的凸点加压，同时固 化导电胶，这就完成了芯片与基板的连接。导电胶由Pd-Ag与特殊的环 氧树脂组成，固化后保持一定弹性，因此，即使承受一定的应力，也不易 受损。表1示出了其材料结构与一些基本参数。表I L；A型CSP的材料结构及基本,效应 II芯片”度/mm芯片间如(最小)/ Mm芯片娜区尺UH小 Pm钝化层一装好区尺寸mm一脚数/个m /mm批V牛产规范12092 92AI1机或七机薄收0.4 -0.745-5251.0 0.X 0.65 0.5微小模塑型CSPO微小模塑型CSP是由日本三菱电机公司研制开发出 来的一种新型封装形式。它主要
11、由IC芯片、模塑的树脂和凸点等构成。芯片上的焊区通过在芯片上的金属布线与凸点实现互连，整个芯片浇铸在 树脂上，只留下外部触点。这种结构可实现很高的引脚数，有利于提高芯 片的电学性能、减少封装尺寸、提高可靠性，完全可以满足储存器、高频 器件和逻辑器件的高I / 0数需求。同时由于它无引线框架和焊丝等，体 积特别小，提高了封装效率。基本结构如图5所示，凸点断面图形如图所W 5 小模电主CSP站的外电极凸危 移内一点树脂 Pb-Sn WI |LSI芯八电极聚械亚胺胺 布线导体图形出6强小模塞忆CSP”点&曲寇呦曲山:微小模塑型CSP的制作工艺：首先在LSI芯片上制作连接焊区和外引脚的金属布线图形，制
12、出Pb-Sn焊料浸润性良好的底层金属，制出聚 酰亚胺缓冲层，在聚酰亚胺开口区域采用蒸发光刻方法形成Pb-Sn层；然 后，将上述经过再布线的芯片到装焊在易于移植金凸点的框架上，使之于 芯片焊区一一对应，加热加压，Pb-Sn熔化后就使框架上的金属凸点（一 般为Cu）移植到芯片上；最后，模塑封装，脱模去除毛刺，形成外电极焊 球。（6）圆片级 CSPO 圆片级 CSP 封装（Wafer Level Package）由 ChipScale 公司开发的此类封装见图50它是在圆片前道工序完成后，直接对圆片利 用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割别离 成单个器件。WLP主要包括两项关键技术即再分布技术和凸焊点制作技 术。它有以下特点：相当于裸片大小的小型组件（在最后工序切割分 片）；以圆片为单位的加工本钱（圆片本钱率同步本钱）；加工精度高（由 于圆片的平坦性、精度的稳定性）。圆片级CSP的局部结构示意图如图7 所示。用7 WLP勾部”构 除以上列举的几类封装结构外，还有许多符合CSP定义的封装结构形式这 里就不再赘述。