《《微机原理及接口技术》全套电子课件教案-总结1.ppt》由会员分享，可在线阅读，更多相关《《微机原理及接口技术》全套电子课件教案-总结1.ppt（34页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、期中复习概述8086结构8086指令系统汇编语言程序设计一一 概述概述z1.数制及转换数制及转换z 二进制、十进制、十六进制z 相互间转换z 28=256 210=1K(1024)z 216=64Kz2.二进制编码二进制编码z BCD码z 四位二进制数表示一位十进制数z(1)压缩BCD码z(2)非压缩BCD码z ASCII码z 用七位二进制数，表示数字(09)，大小写英文字母，符号等，共128个字符。z3.小数点小数点z 浮点数z 规格化浮点数z N=2j Sz 0.5S1z 定点数z4.有符号数有符号数z 原码、反码、补码、转换z原码：最高位为符号位，正数符号位为0，负数符号位为1，再和表示
2、数值的真 值结合起来。z反码：正数的反码与其原码相同 负数的反码为它的正数的反码按位取反。z补码：正数的补码与其原码相同 负数的补码为它的反码再在最低位加1z 1)原码补码z 2)X的补码，求-2X、2X、X/2的补码。z 3)补码运算，X补，Y补，z 求X+Y补，X-Y补z X+Y补=X补+Y补z X-Y补=X补+-Y补z5.微机根本结构z 结构及特点z (微处理器工作过程)存储器输入设备输出设备CPU定时与控制指令1指令1ArPC0000H0001H0000H指令1指令1指令2CPU送出指令地址发读控制信号指令译码，执行DRARALU0001H0000H内存内存单元内容(指令代码)送CPU
3、的DBz 数据总线16位z 地址总线20根，寻址1M字节。z 存放器功能z 存储器组织二二 8086 8086结构结构AH ALBH BLCH CLDH DLSPBPSIDICSDSSSESIP总线控制逻辑 地址总线 (20位)外部总线 ALU 指令队列 EU BIU标志存放器执行局部控制1 2 6z功能：负责与存功能：负责与存储器接口，从内存储器接口，从内存指定区域取出指令指定区域取出指令代码，送指令队列代码，送指令队列中排队，执行中所中排队，执行中所需操作数也由需操作数也由BIU从内存中取出，送从内存中取出，送EU局部去处理。局部去处理。z一、总线接一、总线接口单元口单元BIU(Bus I
4、nterface Unit)四个段存放器一个16位指令指针存放器z二、执行单元二、执行单元EU(Execution Unit)四个通用存放器四个专用存放器z功能：负责指令执行。功能：负责指令执行。z 从从BIU指令队列中取出指令队列中取出指令代码，译码，并将操指令代码，译码，并将操作数地址送回到作数地址送回到BIU，由，由BIU取操作数送取操作数送EU，经，经EU的的ALU操作运算，结果操作运算，结果送通用存放器，或由送通用存放器，或由BIU送内存保存，状态保存在送内存保存，状态保存在标志存放器。标志存放器。地址指针存放器BX、BP、SI、DI累加器AX，计数器CX，数据DX堆栈指针存放器SP
5、z1.结构结构z A0A19 z 寻址1MB 00000HFFFFFHz(1)分段管理z 1)每段最多64KBz 2)段内寻址仍为16位z 3)段首址放段存放器z2.存储器组织存储器组织z(2)物理地址与逻辑地址物理地址与逻辑地址z 1)物理地址物理地址z 内存单元的实际地址，也就是出现在地址总线上的地址。z 2)逻辑地址逻辑地址z 或称分段地址。z 记作z 段地址段地址:段内偏移地址段内偏移地址16位16位20位z(3)物理地址的形成z 段地址表示段在内存中的起始位置，通常被保存在某个段存放器中，16位。z 段内偏移地址表示内存单元相对于段起始位置的位移，简称偏移地址，也叫有效地址EA，16
6、位。z 系统采用以下方法将逻辑地址自动转换为20位的物理地址：z 物理地址=段地址16+偏移地址 1900150000段地址偏移地址190物理地址加法器z(4)举例举例1)得到指令地址CS内容左移4位IP2)堆栈操作SS内容左移4位SP偏移量(指令中给出)3)取操作数DS内容左移4位如：2915H:0100H2915H左移4位0100H29250Hz DS:2000Hz DS:BX DS:SI ES:DI SS:BP 三三 80868086指令系统指令系统z1.寻址方式z 如何得到操作数z 立即数、存放器数、存储器数z(1)立即寻址z MOV AL，20Hz(2)直接寻址z MOV AL，20
7、00Hz(3)存放器寻址z MOV AX，BXz(4)存放器间接寻址z MOV AX，BXz(5)变址寻址z MOV AX，BX+5z(6)基址加变址寻址z MOV AX，5BXSIz2.标志存放器z CF、SF、ZF、OF、PFz 3.指令系统z 数据传送、算术运算、逻辑运算、字符串操作、控制zMOVAX，BUFFERzMOVAX，OFFSET BUFFERzLEAAX，BUFFERzMOVAX，BXzMOVAX，BXzLOOP AGAINzDECCXzJNZAGAIN取内容取偏移地址取BX内容取存储单元内容相同四四 汇编语言程序设计汇编语言程序设计z1.程序格式z 源程序分段，假设干段形成
8、一个源程序，每段由假设干语句行组成。z2.语句行构成z 标记，符号，表达式z3.伪指令伪指令z EQU、DB、DW、OFFSET、TYPE、SIZE、LENGTH、PTRz 段定义、过程定义z4.汇编语言程序设计汇编语言程序设计z 顺序、分支、循环z 字符串处理、码转换z 程序阅读、编程总 结一一 概述概述z1.运算根底z 数制，相互间转换z BCD码，ASCII码z 定点数，浮点数 z 有符号数：原码，反码，补码，z 转换z2.微机根本结构z 功能部件：CPU、存储器、输入设备和输出设备。z 结构及特点z (微处理器工作过程)z3.8086结构z 存放器功能，存储器组织二二 80868086
9、指令系统指令系统z 1.寻址方式z 2.标志存放器z 3.指令系统三三 汇编语言程序设计汇编语言程序设计z1.程序格式程序格式z2.语句行构成语句行构成z 标记，符号，表达式z3.伪指令伪指令z EQU、DB、DW、OFFSET、TYPE、SIZE、LENGTH、PTRz 段定义z 过程定义z4.汇编语言程序设计汇编语言程序设计z 顺序，分支，循环z 字符串处理，码转换四四 8086 8086引脚引脚z 指令周期，总线周期和T状态z 8086引脚z 时序五五 存储器存储器z1.分类分类z RAM，ROMz2.层次结构层次结构z Cache、主存储器、辅助存储器z3.存储器地址选择存储器地址选择
10、z 线性译码，全译码z4.与与CPU连接连接六六 输入输出技术输入输出技术z1.I/O寻址方式寻址方式z I/O指令寻址，存储器映象寻址z2.数据传送方式数据传送方式z 无条件，程序查询z 中断，DMA七七 中断中断z1.引言引言z 中断系统，中断源，中断处理过程z2.中断排队中断排队z (软件查询)z 优先权编码电路，(链式优先权排队电路)z3.8086中断方式中断方式z4.中断控制器中断控制器8259Az 功能，结构，(控制字，编程)八八 82558255z1.结构结构z 功能，引脚，端口地址z2.工作方式和控制字工作方式和控制字z 方式控制字z C口按位置位/复位控制字z 三种工作方式，信号线z3.8255接口接口z 硬件连接，编程九九 82538253z1.结构结构z 功能，引脚，端口地址z2.工作方式和控制字工作方式和控制字z 方式控制字，计数初值z 六种工作方式z3.8253接口接口z 硬件连接，初始化编程十十 串行通信及接口电路串行通信及接口电路82518251z1.串行通信方式串行通信方式z 异步和同步z 波特率z 校验方式z2.RS-232Cz 标准内容z3.8251z 功能，编程方法，(接口，编程)50