《现代测量技术与误差分析报告8956.pdf》由会员分享，可在线阅读，更多相关《现代测量技术与误差分析报告8956.pdf（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 现代测量技术与误差分析（作业）摘要：本文根据作业要求设计数据采集及输出控制电路，经过分析选用常用的 8 位处理器 89C51 作为处理器。由于设计任务要求采集两路压力传感器信号，并且输出端同样要求控制两路电机，而设计要求的ADC 和 DAC 芯片仅提供单路，因此需要加上多路控制开关，实现分时采集及控制，以减小设计成本。另外本设计增加滤波放大电路等提高实验精度。1.实验任务及要求 输入端：两个通道 1、压力传感器的量程：0100Kg;2、传感器灵敏度：0.01Kg;3、传感器分辨率：0.01 Kg;4、传感器信号输出频率：1000Hz;5、测试系统工作量程：050Kg;6、测试过程中具有高频扰
2、动；7、测试系统工作温度范围：4060。8、传感器输出采用电流输出：4-20mA 标准电流输出 输出端：两个通道 9、电机所需驱动电压：10V10V;10、电机所需驱动电流：100mA;11、测试系统工作温度范围：4060；要求：1、设计完整的数据采集及输出控制电路，ADC 采用 AD976；DAC 采用AD669 2、各通道测控周期5ms;3、详细说明采集电路的设计依据；4、CPU 可不指定型号，采集电路与 CPU 的接口由示意图形式表示；5、给出采集电路所有用到的元器件的具体型号、参数，主要考虑的指标；6、提供主要元器件的说明书；7、给出 ADC、DAC 的驱动程序。2.总体设计 本设计任
3、务要求有信号采集和输出控制两部分。其中数据采集传感器输出信号为带有高频噪声干扰的420mA 的电流信号。图 1 总体设计框图 3.数据采集电路 根据实验任务要求，需要采集两路压力传感器输出的电流信号，同时采集的信号带有高频噪声干扰。根据设计需要，应对传感器输出的电流信号就行信号调理放大滤波等操作，然后进行 AD 转换存进 CPU 中。1.信号调理模块 设计要求采集两路压力传感器输出的电流信号，而所提供的的AD976芯片只提供单通道输入，为节约设计成本，在满足设计任务要求的情况下采用多路模拟开关CD4066控制输入和输出的选择。CD4066 是一种双向模拟开关，在集成电路内有个独立的能控制数字及
4、模拟信号传送的模拟开关。每个开关有一个输人端和一个输出端，它们可以互换使用，还有一个选通端（又称控制端），当选通端为高电平时，开关导通；当选通端为低电平时，开关截止。使用时选通端是不允许悬空的。压力传感器模拟信号多路选择开关低通滤波放大电路4-20mA0-10V转换电路AD976CPU模拟信号多路选择开关AD669M模数转换电路数模转换电路 图2 CD4066引脚接线 通过四路控制信号控制四路开关的导通与否，该设计数据采集部分需要两路通道，选择 SWA,SWB 用于数据采集，两路传感器输出信号分别接至 1、4 引脚，2、3 引脚相连接至后续处理电路，通过 CONTROL A,CONTROL B
5、 引脚控制采集哪路信号。剩余两路控制开关 SWC,SWD 可用于输出控制模块。根据提供的信息，传感器信号输出频率：1000Hz，且测试过程中存在高频噪声干扰，因此需要对传感器采集到的信号进行低通滤波，截止频率为 1000Hz。此外，压力传感器的量程：0100Kg;而测试系统工作量程：050Kg，为了充分利用 AD 转换器的转换量程，提高转换精度，需要将传感器输出信号放大两倍。因此本设计需要设计一个低通滤波电路，截止频率 fc=1KHz,通带电压放大倍数Auo=2，设计电路如图3 所示。图 3 低通滤波及放大电路 传 输 函 数 为 (1)通带内电压放大倍数 (2)其中为滤波器的截止角频率 (3
6、)fc为通带截止频率，Q 为品质因数，同时为了减小输入偏置电流及其漂移对电路的影响，应使 (4)我们取品质因数 Q=，截止频率 fc=1kHz，C1=F，电压放大倍数为 Auo=2,可计算求得 R1=，R2=，R3=R4=，C1=C2=F。信号经过滤波放大后输出的为420mA的电流信号，需要将其转换成电压信号以便后续处理。在该模块我们直接采用ISO EM系列直流（电压/电流）信号隔离放大器，型号为ISO EM-A4-P1-O10，信号输入：4-20mA；信号输出：0-10V；辅助电源：24V。结构如图4所示：图4 电流/电压转换芯片 2 AD 转换模块 压力传感器输出信号经过调理滤波放大并转换
7、成 0-10V 的电压信号，需要进行 AD 转换送到处理器中进行数据处理，根据设计要求采用 AD976 模块。AD976/AD976A 为 16 位逐次逼近式 ADC，AD976/AD976A 与 8 位和 12 位的 AD 转换器相比 16 位 ADC 在精度要求较高的场合更能符合设计要求。AD976/AD976A是美国模拟器件Analog Device公司推出的一款 16 位高精度、高速、低功耗 ADC。采用逐次逼近式工作原理单一+5V 供电；单通道输入；输入电压范围+/-10V；采样速率为 100KSPS,足够满足设计要求的测控周期要求。此芯片满幅为4 VREF(VREF=时,10V 范
8、围输入。传输特性如下：输入量+FSR-1LSB 输出量 7FFF Midscale+1LSB 0001 Midscale 0000 Midscale-1LSB 0001 -FSR+1LSB 8001 -FSR 8000 AD976 有两种转换模式,第一种转换模式中,CS引脚固定为低电平,转换时序由R/C 信号的负跳变控制,该信号脉冲宽度至少应为50nS。当R/C 变为低电平并延迟t3后,BUSY 信号将变为低电平直到转换完成。转换结束后,移位寄存器中的数据将被新的二进制补码数据所更新。该模式下的采样速率可由R/C 信号的负脉冲间隔来决定。第二种转换模式通过CS信号来控制转换及输出数据的读出过程
9、。在这一模式中,R/C 信号的下降沿必须比CS脉冲(脉冲宽宽40ns)至少提前10nS 送到模数转换器的输入引脚,一旦这两个负脉冲到来,并延迟t3后,BUSY 信号将变为低电平直到转换完成,同时将在最多8uS(100kSPS 时)后将BUSY 信号返回高电平,这时,转换结果在D0 D15 上的数据有效。我们采用模式2进行AD转换。AD976AD976A 要开始一次转换首先需要将/CS信号置低，之后RC信号的下降沿使得内部采样保持单元进入保持状态并开始一次转换，信号在开始一次转换时变为低，且在转换结束前保持为低。/BUSY信号变高时说明转换已经结束，的上升沿可以用来锁存输出数据。此时，将RC置高
10、，即可把转换结果输出到数据总线上，数据有效可用。BYTE为低时高八位从D15D8输出，低八位从D7D0输出，为高时相反；高八位从D7DO输出，低八位从D15D8输出。本实验设计采用AT89C51单片机作为CPU，为节约成本减少端口扩展芯片的使用，仅采用P0口作为数据的输出。因此本设计将单片机的P0口接至AD976的D7-D0端口，通过控制BYTE位的高低，控制先采集高8位数据，再采集低8位数据，再将两组数据组合成16位数据。数据采集模块的总体设计如图5所示：图5 数据采集模块设计 单片机通过 P15，P16 口控制采集信号属于哪一路通道，正常工作情况下，只允许一路通道打开，采集完成后需将对应引
11、脚置零，引脚用于接收 AD976 的反馈信号，当该引脚收到低电平信号，表示 AD 转换结束，单片机片通过 P0 口接收数据，引脚连接至 AD 芯片的 BETY 端，控制接收的是高 8 位数据还是低 8 位数据。4 输出控制电路 单片机输出数字信号，经过DA 转换成模拟信号后经过电压放大等操作后驱动后续电路，而本实验要求电机所需驱动电压：10V10V，而 DA 模块 AD669输出电压可以选择为10V10V，刚好满足电机驱动。AD669 是一款完整的 16 位单芯片数模转换器，内置一个片内基准电压源和输出放大器。它采用 ADI 公司BiMOS II工艺制造，可以在同一芯片上实现高精度双极性线性电
12、路与低功耗 CMOS逻辑功能。AD669 芯片内置电流开关、解码逻辑、一个输出放大器、一个嵌入式齐纳基准电压源以及多个双缓冲锁存器。该器件的架构可在整个温度范围内确保15 位单调性。积分非线性保持在%，微分非线性最大值为%。片内输出放大器可以使电压输出在 10 s 达到 1/2 LSB 以内的精度（满量程步进）。数据以并行 16 位格式载入 AD669。双缓冲锁存结构不仅可以消除数据偏斜误差，还能够在多 DAC 系统中同时更新各 DAC。三个 TTL/LSTTL/5 V CMOS 兼容型信号控制 下列锁存：CS、L1 和 LDAC。AD669 的输出范围通过引脚编程，可以设置为 0 V至 10
13、 V 单极性输出范围或-10 V 至+10 V 双极性输出范围，采用 28 引脚密封cerdip 封装。由于 AD669 需要 16 位输出，为此我们增加一个 8 位的数据锁存器74LS373，先通过 P0 口输出低 8 位放在锁存器中在输出高 8 位同时打开锁存器输出，16 位信号送至 AD669 模块中进行 DA 转换。电路图如图 6 所示：图 6 输出控制电路 5 ADC、DAC 的驱动程序 数据采集模块驱动程序：#include#include Sbit IN976=;控电路（第三版）.北京：机械工业出版社，2007.2 顾振国.数据采集器技术的发展动态J.中国设备管理.1994(03)3 苗大龙,李果,张广明等.基于 AT89C51RC 的以太网数据采集器设计与实现J.机床与液压.2011(02)4 马青.高速数据采集信号调理电路的研究D.哈尔滨理工大学 2009 5 熊志文,陈文龙,陈灵辉.基于可重构的高速并行数据采集系统的设计与实现J.计算机工程与科学.2009(12)6 张萍萍,傅越千.基于 C8051F360 和 FPGA 的高速数据采集系统设计J.宁波工程学院学报.2010(03)