《【参考借鉴】组合逻辑电路设计实验报告.doc7405.pdf》由会员分享，可在线阅读，更多相关《【参考借鉴】组合逻辑电路设计实验报告.doc7405.pdf（8页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、优质参考文档 优质参考文档 组合逻辑电路设计实验报告 1.实验题目 组合电路逻辑设计一：用卡诺图设计8421 码转换为格雷码的转换电路。用74LS197产生连续的8421 码，并接入转换电路。记录输入输出所有信号的波形。组合电路逻辑设计二：用卡诺图设计BCD 码转换为显示七段码的转换电路。用74LS197产生连续的8421 码，并接入转换电路。把转换后的七段码送入共阴极数码管，记录显示的效果。2.实验目的（1）学习熟练运用卡诺图由真值表化简得出表达式（2）熟悉了解74LS197元件的性质及其使用 3.程序设计 格雷码转化：真值表如下：优质参考文档 优质参考文档 卡诺图：电路原理图如下：1010
2、100DDDDDDG2121211DDDDDDG3232322DDDDDDG33DG 优质参考文档 优质参考文档 七段码显示：真值表如下：卡诺图：2031020231aDDDDDDDDDDS 优质参考文档 优质参考文档 01213gDDDDDS 电路原理图如下：10210102bDDDDDDDDS201cDDDS2020101213dDDDDDDDDDDS2001eDDDDS2021013fDDDDDDDS2101213gDDDDDDDS优质参考文档 优质参考文档 4.程序运行与测试 格雷码转化：逻辑分析仪显示波形：优质参考文档 优质参考文档 七段数码管显示：5.实验总结与心得 相关知识：优质
3、参考文档 优质参考文档 异步二进制加法计数器 满足二进制加法原则：逢二进一（1+1=10，即Q 由 1 0 时有进位。）组成二进制加法计数器时，各触发器应当满足：每输入一个计数脉冲，触发器应当翻转一次；当低位触发器由1 变为0 时，应输出一个进位信号加到相邻高位触发器的计数输入端。集成4 位二进制异步加法计数器：74LS197 MR 是异步清零端；PL 是计数和置数控制端；CLK1 和 CLK2 是两组时钟脉冲输入端。D0D3 是并行输入数据端；Q0Q3 是计数器状态输出端。本实验中，把CP 加在CLK1 处，将CLK2 与 Q0 连接起来，实现了内部两个计数器的级联构成4 位二进制即十六进制
4、异步加法计数器。74LS197 具有以下功能：（1）清零功能 当 MR=0 时，计数器异步清零。本实验中将Q1、Q3 的输出连接与非门后到MR，就是为了当计数器输出10 时（即1010），使得MR=0，实现清零，使得计数器重新从零开始。（2）置数功能 当 MR=1，PL=0，计数器异步置数。（3）二进制异步加法计数功能 当 MR=1，PL=1，异步加法计数。共阴极数码管 优质参考文档 优质参考文档 共阴极数码管是把所有led 的阴极连接到共同接点com，而每个led的阳极分别为a、b、c、d、e、f、g 及 dp（小数点），如下图所示。图中的8 个led 分别与上面那个图中的adp 各段相对应，通过控制各个led 的亮灭来显示数字。