《VLSI设计课件一VLSI概述.pptx》由会员分享，可在线阅读，更多相关《VLSI设计课件一VLSI概述.pptx（68页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、P1第第1 1章章 VLSIVLSI概述概述p1.1 1.1 晶体管与集成电路的发展晶体管与集成电路的发展p1.2 1.2 摩尔定律摩尔定律(More(Mores law)s law)p1.3 EDA1.3 EDA技术的发展技术的发展p1.4 IC1.4 IC产业的分工产业的分工p1.5 VLSI1.5 VLSI设计方法学设计方法学p1.6 1.6 深亚微米技术的挑战深亚微米技术的挑战P2 1.1 1.1 晶体管与集成电路的发展晶体管与集成电路的发展p1.1.1 1.1.1 半导体集成电路的出现与发展半导体集成电路的出现与发展p1.1.2 1.1.2 集成电路基本概念集成电路基本概念p1.1.
2、3 1.1.3 集成电路发展的特点集成电路发展的特点P3p1947194719481948年年：贝贝尔尔实实验验室室公公布布了了世世界界上上第第一一只只晶晶体体三三极极管管（点点接接触触）“20“20世世纪纪最最伟伟大大发发明明”，标标志志电电子子管管向向晶晶体体管管过过渡渡，从从此此电电路路进进入入晶晶体体管管时代时代。1947年贝尔（Bell）实验室的肖克莱、沃尔特布拉登和约翰巴尔用几条金属箔片、一块半导体材料和一个纸架构成的一个模型：具有传导、放大和开关电流的作用。称之为“点接晶体管放大器”。（1956年美国贝尔实验室三人获诺贝尔奖）1.1.1 半导体集成电路的出现与发展图11 “点接晶
3、体管放大器”P4p19481948年，威廉年，威廉肖克肖克莱（莱（William Shockley)“William Shockley)“晶体管之父晶体管之父”，提出结型，提出结型晶体管的想法；晶体管的想法；p19511951年，威廉年，威廉肖克肖克莱莱领导的研究小组成功研制出第一个可靠的单晶锗领导的研究小组成功研制出第一个可靠的单晶锗NPNNPN结结型晶体管；（温度特性差、提纯度差、表面防护能力差型晶体管；（温度特性差、提纯度差、表面防护能力差(稳定性差）稳定性差）p19521952年，英国皇家雷达研究所的达默第一次提出年，英国皇家雷达研究所的达默第一次提出“集成电路集成电路”的设想；的设想
4、；p19581958年美国德克萨斯仪器公司基尔比为首的小组研制出世界上第一块集成电年美国德克萨斯仪器公司基尔比为首的小组研制出世界上第一块集成电路了双极性晶体管（由路了双极性晶体管（由1212个器件组成的相移振荡和触发器集成电路），并于个器件组成的相移振荡和触发器集成电路），并于19591959年公布年公布这就是世界上最早的集成电路，是现代集成电路的雏形或先驱这就是世界上最早的集成电路，是现代集成电路的雏形或先驱 ；（基尔比于；（基尔比于20002000年获得诺贝尔物理学奖）年获得诺贝尔物理学奖）p19601960年成功制造出年成功制造出MOSMOS管集成电路（硅基）；管集成电路（硅基）；p1
5、9651965年戈登年戈登摩尔发表预测未来集成电路发展趋势的文章，就是摩尔发表预测未来集成电路发展趋势的文章，就是“摩尔定律摩尔定律”的前身；的前身；p19681968年年IntelIntel公司诞生；公司诞生；p19711971年，年，INTELINTEL公司推出公司推出10241024位（位（1k1k）DRAMDRAM，标志着大规模集成电路出现；，标志着大规模集成电路出现；p19781978年，年，64kbit RAM64kbit RAM的出现，标志着集成电路进入超大规模时代。的出现，标志着集成电路进入超大规模时代。P5p集成电路的发展除了物理原理外还得益于许多新工艺的发明：集成电路的发展
6、除了物理原理外还得益于许多新工艺的发明：50年美国人奥尔和肖克莱发明的离子注入工艺离子注入工艺；56年美国人富勒发明的扩散工艺扩散工艺；60年卢尔和克里斯坦森发明的外延生长工艺外延生长工艺；60年kang和Atalla研制出第一个硅硅MOSMOS管管；70年斯皮勒和卡斯特兰尼发明的光光刻刻工工艺艺，使晶体管从点点接触结构向平面面结构过渡并给集成电路工艺提供了基本的技术支持。因此，从70年代开始，第一代集成电路才开始发展并迅速成熟。P6p集成电路规模的发展集成电路规模的发展：SSISSI（Small Small Scale):Scale):19581958年年制制造造出出包包含含1212个个晶晶
7、体体管管的的小小规规模模集集成成电电路路（基本的（基本的“与非与非”或或“非门非门”电路）；电路）；MSI:1966MSI:1966年年发发展展到到集集成成度度为为10010010001000个个晶晶体体管管的的中中规规模模集集成成电电路路(计计数器、译码器）；数器、译码器）；LSI:1967-1973LSI:1967-1973年年，研研制制出出10001000个个1010万万个个晶晶体体管管的的大大规规模模集集成成电电路路（1616位位处处理理器器，Motoral Motoral M68000(7M68000(7万万个个晶晶体体管管)，Intel Intel 80286 80286(12.5
8、(12.5万个晶体管万个晶体管)）；）；VLSI:1977VLSI:1977年年研研制制出出在在3030平平方方毫毫米米的的硅硅晶晶片片上上集集成成1515万万个个晶晶体体管管的的超超大大规规模模集集成成电电路路，这这是是电电子子技技术术的的第第四四次次重重大大突突破破，从从此此真真正正迈迈入入了了微微电子时代（电子时代（3232位处理器，位处理器，8048680486超过超过100100万个晶体管万个晶体管）；）；ULSI(Ultra ULSI(Ultra Large-Scale Large-Scale Integration)Integration)，19931993年年随随着着集集成成了
9、了10001000万万个个晶晶体体管管的的16M 16M FLASHFLASH和和256M 256M DRAMDRAM的的研研制制成成功功，进进入入了了特特大大规规模模集集成成电路时代（电路时代（SOC/SOPCSOC/SOPC系统）；系统）；GSIGSI（Giga Scale IntegrationGiga Scale Integration）19941994年由于集成年由于集成1 1亿个元件亿个元件的的1G DRAM1G DRAM的研制成功，进入巨大规模集成电路时代（的研制成功，进入巨大规模集成电路时代（Intel Pentium 4EIntel Pentium 4E，内部，内部集成一亿两
10、集成一亿两 千五百万个晶体管）。千五百万个晶体管）。P71.1.2 1.1.2 集成电路基本概念集成电路基本概念p形状形状:一般为正方形或矩形。一般为正方形或矩形。p面面积积:几几平平方方毫毫米米到到几几百百平平方方毫毫米米。面面积积增增大大引引起起功功耗耗增增大大、封封装装困困难难、成品率下降，成本提高，可通过增大硅园片直径来弥补。成品率下降，成本提高，可通过增大硅园片直径来弥补。p集集成成度度，规规模模:包包含含的的晶晶体体管管数数目目或或等等效效逻逻辑辑门门的的数数量量。(1(1个个2 2输输入入的的NAND=4NAND=4个晶体管）个晶体管）p特征尺寸：特征尺寸：集成电路器件中最细线条
11、的宽度，对MOS器件常指栅极所决定的沟道几何长度（），是一条工艺线中能加工的最小尺寸；反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。p硅硅园园片片直直径径：考考虑虑到到集集成成电电路路的的流流片片成成品品率率和和生生产产成成本本，每每个个硅硅园园片片上上的管芯数保持在的管芯数保持在300300个左右。（个左右。（inch)inch)P8p封封装装(Package)(Package)：把IC管芯放入管壳(金属、陶瓷和塑料）内密封，使管芯与外部系统建立可靠连接、保证信号完整性而能长期可靠工作。散热：保证在允许的温度下正常工作；恶劣环境：
12、化学介质、辐射、振动保护；标准化：使芯片应用到不同尺度的基板上，标准的引脚间距方便测试。注意：l封装与互连不会增强信号，而只会减弱信号强度；l封装不会改进芯片的性能，只会限制系统性能。p封封 装装 类类 型型(总总 体体）：从 扦 孔 形（THPTHP）向 表 面 按 装 形 式（SMPSMP）发展，到现在的MCMMCM(Multi-Chip Module）多芯片组件封装。THPTHP：以电性能和热性能优良、可靠性高等特点而得到广泛应用（DIP）；SMPSMP：优点是无需镀金属通孔节省空间、提高性能和降低成本，而且它还可以直接将管芯按装在印制版电路板的两面，使电路板的费用降低60%；（QFP：
13、Quad Flat Package，TQFP：Thin QFP）；MCMMCM：可以说是面向部件的或者说是面向系统或整机的，是在高密度多层互联基板上将多个裸芯片组装构成功能电路板。MCM技术集先进印刷电路板技术、先进混合集成电路技术、先进表面安装技术、半导体集成电路技术于一体，是典型的垂直集成技术。（三种形式：基于PCB的MCM、基于陶瓷和玻璃的MCM及基于硅或介质材料淀积布线的MCM）。P9p封装的常见类型（具体）封装的常见类型（具体）DIPDIP封装封装70年代流行双列直插封装，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。PGAPGA封装封装(Pin Grid
14、Array Package)(Pin Grid Array Package)在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列安装时，将芯片插入专门的PGA插座。SMPSMP封装封装 80年代出现了芯片载体的表面封装形式，其中主要有陶瓷无引线芯片载体LCCC(LeadlessCeramicChipCarrier)、塑料有引线芯片载体 PLCC(PlasticLeadedChipCarrier)、小 尺 寸 外 廓 封 装SOP(SmallOutlinePackage)、塑 料 四 边 引 出 扁 平 封 装PQFP(PlasticQuadFlatPackage)。BGA
15、BGA封装封装(BallGridArrayPackage)(BallGridArrayPackage)球栅阵列封装，是高密度的SM封装技术。90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。P10DIP：双列直插封装（6070年代）FP(Flat Package):扁平封装PLCC：塑料有引线芯片载体封装LCC：有引线芯片载体封装BGA:球栅阵列封装（90年代初）QFP:四边引出扁平封装（80年代）CPGA(Ceramic Pin Grid Array):陶瓷
16、基板PGA P11p制造工艺制造工艺双双 极极 型型 BipolarBipolar工工 艺艺：最最 早早 采采 用用 的的 工工 艺艺，多多 数数 使使 用用 TTLTTL（Transistor-Transistor-Transistor Transistor LogicLogic）或或ECLECL（Emitter-Coupled Emitter-Coupled LogicLogic），耐耐压压高高、速速度度快快，通通常用于功率电子、汽车、电话电路与模拟电路；常用于功率电子、汽车、电话电路与模拟电路；CMOSCMOS工工艺艺：Complememtary Complememtary MOSMOS
17、，铝铝栅栅晶晶体体管管被被多多晶晶硅硅栅栅所所替替代代，更更易易于于实实现现n n沟沟道道MOSMOS和和p p沟沟道道MOSMOS两两种种类类型型的的晶晶体体管管，即即同同一一集集成成电电路路硅硅片片上上实实现现互互补补MOSMOS工工艺艺。生生产产工工艺艺更更简简单单，器器件件面面积积更更小小。它它的的晶晶体体管管密密度度大大，功功耗耗小小。比比双双极极型型集成电路要偏宜，半导体产业的投资和集成电路市场的发展倾向于集成电路要偏宜，半导体产业的投资和集成电路市场的发展倾向于MOSMOS电路；电路；BiCMOSBiCMOS工工艺艺：双双极极型型BipolarBipolar和和CMOSCMOS两
18、两种种工工艺艺的的结结合合。管管芯芯中中大大部部分分采采用用CMOSCMOS，外围接口采用双极型，外围接口采用双极型BipolarBipolar，做到功耗低、密度大，电路输出驱动电流大。，做到功耗低、密度大，电路输出驱动电流大。P12p特征尺寸特征尺寸越来越小越来越小(0.10um)(2000K)(2000K)p时钟速度时钟速度越来越高越来越高(500MHz)(500MHz)p电源电压单位功耗电源电压单位功耗越来越低越来越低(1.0V)(9(9层层)pI/0I/0引脚引脚越来越多越来越多(1200)(1200)p功耗功耗越来越大越来越大 1.1.3 1.1.3 集成电路发展的特点集成电路发展的
19、特点P13表1-1 集成电路特征参数的进展情况 P14特征尺寸特征尺寸P15单个芯片上的晶体管数单个芯片上的晶体管数P16芯片面积芯片面积P17电源电压电源电压P18金属布线层数金属布线层数P19时钟频率时钟频率P20图1-2 各阶段集成电路产品P21 1.2 1.2 摩尔定律（摩尔定律（MooreMoores Laws Law）19601960年年，美美国国IntelIntel公公司司Gordon Gordon MooreMoore预预言言集集成成电电路路的的发发展展遵遵循循指指数数规规律律(IT(IT行业神话），人们称之为行业神话），人们称之为”摩尔定律摩尔定律”。其主要内容如下：其主要内
20、容如下：（原原内内容容：每每1818个个月月，相相同同面面积积大大小小的的芯芯片片内内，晶晶体体管管数数量量即即集集成成度度会会增增加一倍）加一倍）(1)(1)集成电路最小特征尺寸以每集成电路最小特征尺寸以每3 3年减小约年减小约70%70%的速度下降；的速度下降；(2)(2)芯片面积不断增大，约每代产品增大芯片面积不断增大，约每代产品增大1.41.4倍，价格每两年下降一半；倍，价格每两年下降一半；(3)(3)至至今今日日，集集成成电电路路的的发发展展仍仍遵遵循循摩摩尔尔定定律律，这这种种规规律律至至少少在在5050年年内内是正确的是正确的(从从19651965年开始年开始)。戈登摩尔：192
21、9年出生在美国加州的旧金山。曾获得加州大学伯克利分校的化学学士学位，并且在加州理工大学（CIT）获得物理和化学两个博士学位。50年代中期他和集成电路的发明者罗伯特诺伊斯（Robert Noyce）一起，在威廉肖克利半导体公司工作。后来，诺伊斯和摩尔等8人集体辞职创办了半导体工业史上有名的仙童半导体公司（FairchildSemiconductor）。仙童成为现在的Intel和AMD之父。P22表1-2 集成电路不同发展阶段的特征参数主要特征主要特征主要特征SSISSIMSIMSI（19661966）LSILSI（19711971）VLSIVLSI（19801980）ULSIULSI（19901
22、990）GSIGSI（19901990)元件数元件数/片片102 109 109特征线宽特征线宽mm5 510103 35 51 13 3 1120120100100404015151010151510221.21.22 20.50.51.21.20.20.20.50.50.10.10.20.20.10.1硅片直径硅片直径InchInch（mm)mm)2 2(50)(50)2 23 3（50507575）4 45 5（100100125125）6 6(150)(150)8 8(200)(200)1212(300)(300)P23图1-3 集成电路集成度和特征尺寸的发展曲线P24IntelInt
23、el公司公司CPUCPU发展概况发展概况图1-4 CPU的发展概况集成度：集成度：2x growth in 1.96 Year2x growth in 1.96 YearDie size:14%growth one YearDie size:14%growth one YearMemory:4x growth every 3 YearsMemory:4x growth every 3 YearsCLK:2x growth every 2 yearCLK:2x growth every 2 yearP25pIntelIntel第一块第一块CPU 4004,4CPU 4004,4位处理器位处理器,
24、主频主频108kHz,108kHz,运算速度运算速度0.06MIPs(Mill0.06MIPs(Mill -ion Instructions Per Second,-ion Instructions Per Second,每秒百万条指令每秒百万条指令),),集成晶体管集成晶体管2,3002,300个个,10,10微米制造工艺微米制造工艺,最大寻址内存最大寻址内存640 bytes,640 bytes,生产日期生产日期19711971年年1111月。月。图1-5 Intel 4004处理器P26图1-6 Intel Pentium Pro处理器p6464位处理器位处理器,主频主频133/150/
25、166/180/200MHZ,133/150/166/180/200MHZ,总线频率总线频率66MHZ,66MHZ,运算速度达到运算速度达到300300440MIPs,440MIPs,集成晶体管集成晶体管5.5M5.5M个个,1,1微米制造工艺微米制造工艺,387,387针针Socket8Socket8接口接口,最最大寻址内存大寻址内存64GB,64GB,缓存缓存16/256kB16/256kB1MB,1MB,生产日期生产日期19951995年年1111月月.P27pPentium 4(WillamettePentium 4(Willamette核心核心,423,423针针),),主频主频1.
26、3G1.3G1.7G,FSB400MHZ,0.181.7G,FSB400MHZ,0.18微米微米制造工艺制造工艺,Socket423,Socket423接口接口,二级缓存二级缓存256K,256K,生产日期生产日期20002000年年1111月。月。pPentium 4(478Pentium 4(478针针),),至今分为三种核心至今分为三种核心:Willamette:Willamette核心核心(主频主频1.5G1.5G起起,FSB,FSB 400MHZ,0.18 400MHZ,0.18微米制造工艺微米制造工艺),Northwood),Northwood核心核心(主频主频1.6G1.6G3.
27、0G,FSB533MHZ,3.0G,FSB533MHZ,0.130.13微米制造工艺微米制造工艺,二级缓存二级缓存512K,Prescott512K,Prescott核心核心(主频主频2.8G2.8G起起,FSB800MHZ,FSB800MHZ,0.090.09微米制造工艺微米制造工艺,1M,1M二级缓存二级缓存,13,13条全新指令集条全新指令集SSE3),SSE3),生产日期生产日期20012001年年7 7月。月。图1 7 Intel Pentium4处理器P28图1-8 AMD四核BarcelonaAMDAMD公司公司CPUCPUBarcelonaBarcelona是是AMDAMD第一
28、款四核处理器第一款四核处理器基于基于65nm65nm工艺技术。和工艺技术。和Intel KentsfieldIntel Kentsfield四四核不同的是，核不同的是，BarcelonaBarcelona并不是将两个双核封并不是将两个双核封装在一起，而是真正的单芯片四核心。装在一起，而是真正的单芯片四核心。其需要其需要1111层金属层，而层金属层，而K8K8只需要只需要9 9层。在同工层。在同工艺情况下艺情况下BarcelonaBarcelona相比相比IntelIntel处理器需要更处理器需要更多的金属层，这意味着量产的复杂程度也更多的金属层，这意味着量产的复杂程度也更高。高。拥有四个核心和
29、拥有四个核心和2MB2MB三级缓存，三级缓存，BarcelonaBarcelona的的晶体管数量达到晶体管数量达到4.634.63亿个，相比亿个，相比IntelIntel四核四核KentsfieldKentsfield的的5.825.82亿还是要少亿还是要少1.191.19亿。这亿。这1.191.19亿晶体管主要来自于缓存方面：每一个亿晶体管主要来自于缓存方面：每一个BarcelonaBarcelona核心拥有核心拥有128KB L1128KB L1缓存和缓存和512KB L2512KB L2缓存，四个核心共享缓存，四个核心共享2MB L32MB L3缓存，那么芯片缓存，那么芯片上总缓存容量为
30、上总缓存容量为4.5MB4.5MB。而。而Intel KentsfieldIntel Kentsfield中每一个核心配备了中每一个核心配备了64KB L164KB L1缓存，两个核心缓存，两个核心共享共享4MB L24MB L2缓存，总缓存容量为缓存，总缓存容量为8.25MB8.25MB，比，比BarcelonaBarcelona高出高出80%80%，体现在晶体管数量上有，体现在晶体管数量上有25.6%25.6%的增加。的增加。P29pCPUCPU发展趋势发展趋势多核心更小的布线宽度和更多的晶体管 更高的总线速度，更大的二级缓存Cache（制造成本很高）图1-9 Intel Core Yon
31、ah 65nm核心处理器P301.3 EDA1.3 EDA技术的发展技术的发展p1.3.1 EDA的含义的含义p1.3.2 EDA技术发展的三个阶段技术发展的三个阶段p1.3.3 EDA技术的特点及发展方向技术的特点及发展方向p1.3.4 常用常用 EDA工具工具P31Electronic Design AutomationElectronic Design Automation：电子设计自动化电子设计自动化。它的发展是以计算机科学、微电子技术的发展为基础的，并融合了应用电子技术、智能技术以及计算机图形学、拓扑学、计算数学等众多学科的最新成果发展起来的。简单的说，EDA就是立足于计算机工作平台
32、计算机工作平台而开发出来的一整套先进的设计电子系统的软件软件。熟练地掌握EDA技术，可以大大提高工作效率。1.3.1 EDA的含义P321.3.2 EDA1.3.2 EDA技术发展的三个阶段技术发展的三个阶段行为行为综合功能逻辑综合90年代高层次设计自动化逻辑布局布线80年代计算机辅助工程版图图形生成掩模70年代计算机辅助设计图1-10 EDA技术的发展阶段CADCAEEDA(ESDA)SOC(基于平台和基于平台和IP复用技术）复用技术）(VDSM+SOC)P33CADCAD（Computer Aided DesignComputer Aided Design）阶段）阶段 CAD CAD阶段：
33、是阶段：是EDAEDA技术发展的早期阶段。技术发展的早期阶段。原因：计算机的功能比较有限原因：计算机的功能比较有限(16(16位位)，还没有普，还没有普 及；电子设计软件功能比较弱。及；电子设计软件功能比较弱。用途：对设计的电路的性能进行一些模拟和预测；用途：对设计的电路的性能进行一些模拟和预测；完成完成PCBPCB板的布局布线及简单的版图绘制。板的布局布线及简单的版图绘制。CAE（Computer Aided Engineering）阶段 CAE阶段：集成电路规模扩大，电子系统设计逐步复杂使 得CAD工具逐步完善和发展，尤其是设计方法学、设计工具集成化。特点：单点设计工具和单元库逐渐完善，开
34、始有许多 单点工具集成在一起，工作效率大大提高。P34EDAEDA（Electronic Design AutomationElectronic Design Automation）阶段）阶段 电子设计的要求：电子设计的要求：工艺进入深亚微米；芯片规模达到上百万、上千万甚工艺进入深亚微米；芯片规模达到上百万、上千万甚 至上亿个晶体管；芯片的工作速度达到至上亿个晶体管；芯片的工作速度达到Gbps(GHz/s)Gbps(GHz/s)级。级。EDA EDA辅助设计层次：辅助设计层次：系统级、逻辑级、门级和物理实现级。系统级、逻辑级、门级和物理实现级。EDA EDA设计涉及的电子电路设计领域：设计涉及
35、的电子电路设计领域：低频电路、高频电路设计低频电路、高频电路设计 ；线性电路、非线性电路设计；线性电路、非线性电路设计；模拟电路、数字电路、混合电路设计；模拟电路、数字电路、混合电路设计；ASIC ASIC设计、设计、PCBPCB板设计、板设计、FPGAFPGA开发；开发；综合、模拟仿真；综合、模拟仿真；模块设计、系统级设计；模块设计、系统级设计；P35系统级设计混合电路设计综合与仿真数字电路设计模拟电路设计PCB板设计版图设计高速电路设计EDA工具PLD开发图1-11 EDA技术的主要应用范畴P36IC设计从设计从CAD到到EDA的突破的突破p用硬件描述语言作为设计输入用硬件描述语言作为设计
36、输入 HDL语言能够实现从抽象的行为与功能描述到具体的内部线路结构描述，从而可以在电子设计的各个阶段、各个层次进行模拟验证，保证设计过程的正确性。可以大大降低设计成本，缩短设计周期。p库（库（LibraryLibrary）的引入）的引入 EDA工具之所以能够完成各种自动设计过程，关键是有各类库的支持。如逻辑模拟时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。这些库都是EDA设计公司与半导体生产厂商紧密合作，共同开发的。P371.3.3 EDA1.3.3 EDA技术的特点及发展方向技术的特点及发展方向pEDAEDA技术特点：技术特点：(1)(1)高层次综合与优化高层次综
37、合与优化 目的：目的：更好的支持自顶向下的设计方法。更好的支持自顶向下的设计方法。(2)(2)采用硬件描述语言进行设计（采用硬件描述语言进行设计（VHDLVHDL，Verilog HDL)Verilog HDL)特点：特点：语言的公开可利用性；语言的公开可利用性；设计与工艺的无关性；设计与工艺的无关性；宽范围的描述能力；宽范围的描述能力；便于组织大规模系统设计；便于组织大规模系统设计；便于设计复用、保存和修改；便于设计复用、保存和修改；更适合描述大规模数字系统；更适合描述大规模数字系统；在比较抽象的层次上对所设计的系统结构和逻辑功能进行描述。在比较抽象的层次上对所设计的系统结构和逻辑功能进行描
38、述。P38 (3)(3)开放性和标准化开放性和标准化 现代现代EDAEDA工具普遍采用标准化和开放性框架结构，任何一个工具普遍采用标准化和开放性框架结构，任何一个EDAEDA系统系统 只要建立符合标准化和开放性框架结构，就可以接纳其他厂商的只要建立符合标准化和开放性框架结构，就可以接纳其他厂商的 EDA EDA工具一起进行设计，实现工具一起进行设计，实现EDAEDA工具间组合和资源共享。工具间组合和资源共享。(4)IP (4)IP模块的设计和可重复利用模块的设计和可重复利用pEDAEDA技术发展方向：技术发展方向：(1)(1)智能化更高、功能更强、高层次综合；智能化更高、功能更强、高层次综合；
39、(2)(2)支持软、硬协同设计（系统级设计）；支持软、硬协同设计（系统级设计）；(3)EDA (3)EDA技术将随着微电子技术、计算机技术不断发展。技术将随着微电子技术、计算机技术不断发展。P391.3.4 1.3.4 常用常用 EDAEDA工具工具排排名名公司名公司名称称1999199920002000200120012001/20002001/2000增长增长率率20012001年年市场市场占有占有率率1 1CadenceCadence523.4523.4634.9634.9838.8838.832.1%32.1%31.2%31.2%2 2SynopsysSynopsys491.7491.
40、7415.4415.4332.9332.9-19.9%19.9%12.4%12.4%3 3Mentor Mentor GraphicsGraphics327.8327.8348.9348.9329.8329.8-5.5%5.5%12.3%12.3%4 4Avant!Avant!220.3220.3222.3222.3241.3241.38.6%8.6%9.0%9.0%5 5AgilentAgilent50.950.966.266.280.080.020.9%20.9%3.0%3.0%全球全球EDAEDA市市场总计场总计2,274.42,274.42,497.32,497.32,686.32,6
41、86.37.6%7.6%100%100%目前全球EDA软件由Cadence、Synopsys、Mentor三大厂商主导的局面，短时间内很难改变。其中，Cadence强项为IC版图设计和PCB设计；Synopsys强项为逻辑综合；Mentor强项为PCB设计和深亚微米IC设计验证和测试。P40EDAEDA工具分类工具分类EDA工具分类使用目的使用平台器件属性设计流程PCB设计ASIC设计PLD设计工作站（UNIX）PC（Windows/Linux)设计输入综合工具仿真工具版图设计HDL输入电路图输入行为综合逻辑综合行为仿真逻辑仿真数/模混合仿真布局布线后仿真电路模拟数字电路设计模拟电路设计P41
42、ICIC设计工具设计工具p设计输入与仿真设计输入与仿真Cadence:Virtuoso ComposerCadence:Virtuoso Composer、Verilog_XLVerilog_XL、NCNCVHDLVHDL、NCNCSimSimAldecAldec：ActiveActiveHDLHDLMentorMentor：ModelsimModelsimSynopsysSynopsys：VCS/VSSVCS/VSSp综合工具综合工具:HDL:HDL转化为门级网表转化为门级网表SynopsysSynopsys：DC ExpertDC ExpertCadence:BuilderGatesCad
43、ence:BuilderGatesSynplicitySynplicity：Synplify proSynplify prop布局布线工具布局布线工具Cadence:PKSCadence:PKS和和SESEPKSPKSSynopsysSynopsys：Physical CompilerPhysical Compilerp物理版图设计和验证工具物理版图设计和验证工具Cadence:Cadence:Virtuoso Layout EditorVirtuoso Layout Editor Synopsys:ComosSESynopsys:ComosSEp模拟电路编辑与仿真工具模拟电路编辑与仿真工具S
44、ynopsys:Synopsys:HSpiceHSpiceCadence:Spectre SimulatorCadence:Spectre SimulatorP42P43Leonardo Spectrum是Mentor子公司Exemplar Logic公司的Verilog HDL/VHDL综合软件,可同时用作CPLD/FPGA和ASIC设计两类目标，性能稳定FPGA Compiler是公司的Verilog HDL/VHDL综合软件Synplify/Synplify Pro是Synplicity公司的Verilog HDL/VHDL综合软件，Synplify Pro除具有原理图生成器、延时分析器
45、外，还有FSM Compiler能从HDL设计中提取存在的FSM设计模块，并用状态图方式显示出来简 介软件名称常用综合工具P44VCS是Synopsys公司的Verilog HDL仿真软件，Scirocco是是VHDL软件VCS/SciroccoActive HDL 是Aldec 的Verilog HDL/VHDL仿真软件，简单易用Active HDL这些都是Cadence公司的VHDL/Verilog HDL仿真工具，其中NCVerilog的前身是Verilog 仿真软件 Verilog-XL;NC-VHDL用于VHDL仿真；NC-Sim这能对 VerilogHDL/VHDL进行混合仿真NC
46、Verilog/NC-VHDL/NC-SimVerilog-XLMentor的子公司Model Technology的VHDL/Verilog混合仿真软件，它属于编译仿真器，仿真速度快，功能强简介软件常用仿真工具是是这些都是Cadence公司的VHDL/Verilog HDL仿真工具，其中NCVerilogVHDL用于VHDL仿真；NC-Sim这能对进行混合仿真NCVerilog/NC-VHDL/NC-SimVerilog-XLMentor的子公司HDL混合仿真软件，它属于编译仿真器，简介软件常用仿真工具P45P46P47EDAEDA进行设计主要流程（进行设计主要流程（ASICASIC）前 端
47、 设 计（逻辑）设计规格HDL编辑器（Text Editor）功能模拟RTL Level（Verilog XL)逻辑综合（Ambit）功能模拟Gate Level（Verilog XL)后 端 设 计（物理）RC Extraction（Star RC）后端模拟（Verilog XL)DRC/ERC/LVS(Dracular)芯片连线布局布线芯片加工芯片产品交芯片加工厂完成P481.4 IC1.4 IC产业的分工产业的分工p1.4.1 IC产业的分工产业的分工p1.4.2 IC产品的分类产品的分类P491.4.1 IC产业的分工pICIC设设计计(IC(IC design design)（Fab
48、lessFabless）:是是ICIC产产业业的的高高端端，ICIC产产业业65%65%的的利利润润在在这这一一环环节节实实现现，在在地地域域上上主主要要集集中中在在发发达达国国家家，如如美美国国。ICIC设设计计90%90%在在美美国国，10%10%在在其其他他发发达达地地区区，如如法法国国和和英国；英国；pICIC制制造造(IC(IC Foundry Foundry):):是是ICIC产产业业的的中中端端，ICIC产产业业25%25%利利润润在在这这一环节实现，在地域上主要集中在发达国家和地区；一环节实现，在地域上主要集中在发达国家和地区；pICIC封封装装测测试试(IC(IC Packa
49、ging Packaging and and Testing):Testing):是是ICIC产产业业的的低低端端，ICIC产产业业只只有有10%10%的的利利润润是是在在这这一一环环节节实实现现，在在地地域域上上主主要要集集中中在新兴市场国家（中国和印度等亚洲国家）；在新兴市场国家（中国和印度等亚洲国家）；p辅助产业：辅助产业：包括晶圆生产、制造设备仪器及相关化学材料等。包括晶圆生产、制造设备仪器及相关化学材料等。P50图1-12 IC产业链示意图p IC产业可分为设备业、设计业、加工业、和支撑业（包括硅晶圆、各种化学试剂 、气体、引线框等）。p IC加工本身按其顺序可分为光掩膜业、制造业（
50、包括IDM和Foundry）、封装业和 器件测试业。IC 生产企业IC 用户IC 设计系统设计逻辑设计图形设计光罩/掩膜芯片制造晶膜沉淀光罩校准显影/刻蚀氧化/扩散离子注入化学气相淀积电极金属蒸镀晶片检查芯片封装划片/切片置放/焊线塑膜测试筛选材料化学试剂气体引线框硅 晶 圆拉 单 晶切片IC 制造流程IC 生产企业IC 用户IC 设计系统设计逻辑设计图形设计光罩/掩膜芯片制造晶膜沉淀光罩校准显影/刻蚀氧化/扩散离子注入化学气相淀积电极金属蒸镀晶片检查芯片封装划片/切片置放/焊线塑膜测试筛选材料化学试剂气体引线框硅 晶 圆拉 单 晶切片IC 制造流程P51图1-13 IC产业主要分工Fable