《计算机接口第3章.ppt》由会员分享，可在线阅读，更多相关《计算机接口第3章.ppt（29页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第3章 I/O端口设计技术基础机电学院机械制造及自动化系主讲教师：周 亮 教授电话：18645092812 E-mail:L地点：哈工大科学园2F栋121室第3章 I/O端口设计技术基础3.1 I/O端口的寻址方式3.2 I/O端口地址分配3.3 I/O端口地址译码3.4 I/O端口地址译码电路设计3.5 基本的数字输入输出电路3.1 I/O端口的寻址方式3.1.1 端口的基本概念 I/O接口电路中可被CPU访问的寄存器或器件 I/O设备与CPU进行数据交换的地址 一个接口电路至少有一个端口 命令端口、状态端口、数据端口 可读端口、可写端口、可读写端口3.1.2 端口的编址方式 1)统一编址
2、将I/O端口当作内存处理，占用内存地址 2）独立编址 与内存地址相对独立，用IN、OUT命令操作3.1 I/O端口的寻址方式3.1.3 独立编址方式的I/O端口访问 （1）I/O指令 IN指令是从8位（或16位，或32位）I/O端口输入一个字节（或一个字，或一个双字）到AL(或AX，或EAX)；OUT指令是从AL(或AX，或EAX)输出一个字节（或一个字，或一个双字）到8位（或16位，或32位）I/O端口。（2）I/O端口寻址方式 直接寻址：不经过DX寄存器传输，直接写在指令中，作为指令的一部分，称直接I/O寻址；间接寻址：经过DX寄存器传输的，称为间接I/O寻址。3.1 I/O端口的寻址方式
3、（3）独立编址方式的端口操作 I/O指令中端口地址的范围是指最多能寻址多少个I/O端口，因此它与寻址的范围有关，而与数据宽度无关。I/O指令中数据的宽度是指通过累加器所传输的数据的位数，因此，它与指令中的累加器有关，而与端口地址范围无关。（4）I/O控制指令与I/O读/写控制信号的关系 IOR和IOW是CPU对I/O设备进行读写的硬件上的控制信号，低电平有效。在程序中，执行IN指令使IOR信号有效，完成读（输入）操作，执行OUT指令使IOW信号有效，完成写（输出）操作。3.2 I/O端口地址分配3.2.1 PC系列微机的端口空间 1KB,即1024个端口地址 端口地址线：A0A9 端口地址分类
4、:系统板用端口、扩展板用端口 系统占用端口、系统备用端口3.2 I/O端口地址分配3.2.2 系统板占用的端口地址表I/O接口名称端口地址DMA控制器1DMA控制器2DMA页面寄存器00001FH0C00DFH08009FH中断控制器1中断控制器202003FH0A00BFH定时器并行接口RT/CMOS RAM协处理器04005FH06006FH07007FH0F80FFH3.2 I/O端口地址分配3.2.3 扩展槽接口控制卡的端口地址表I/O接口名称端口地址并行口控制器1并行口控制器237837FH27827FH同步通讯卡1同步通讯卡23A03AFH38038FH串行口控制器1串行口控制器2
5、3F83FFH2F82FFH原型插件板（用户可用）30031FH彩色显示器EGA/VGA3C03CFH硬驱控制卡32032FH3.2 I/O端口地址分配 1)凡是由系统配置的外部设备所占用了的地址一律不能使用；2)原则上讲，未被占用的地址用户可以使用，但计算机厂家声明保留的地址不要使用，否则，会发生I/O端口地址重叠和冲突；3)用户可使用30031FH地址，但为避免与其他用户开发的插板发生地址冲突，最好采用可选式地址译码，即开关地址，进行调整。3.2.4 I/O端口地址选用的原则3.3 I/O端口地址译码3.3.1 端口译码及其作用 当CPU执行IN、OUT命令对端口进行操作时，由IOR、IO
6、W执行，但必须由地址线选中端口使其生效，即需要译码电路将多条地址线和控制线的信号转变为一条或几条端口片选线和控制线，以使端口激活进行读写操作。3.3.2 端口译码电路中的输入输出信号线 1）I/O地址译码的输入信号 A0A9、IOR、IOW、AEN 2）I/O地址译码电路的输出信号 CS3.3 I/O端口地址译码3.3.3 I/O地址译码的方法1）全译码 所有I/O地址线（A0A9）全部作为译码电路的输入参加译码，一般在要求产生单个端口时使用。2）部分译码 只有高位地址线参加译码，产生片选信号CS，而低位地址线不参加译码，一般在要求产生多个端口的接口芯片中采用。3）开关式译码 在部分译码基础上
7、，加上开关来改变端口地址。3.4 I/O端口地址译码电路设计3.4.1 端口地址译码电路设计的方法与步骤1）确定接口地址区域；2）分析掌握接口芯片的控制逻辑；3）分析掌握I/O端口的数据流向和数据宽度；4）确定译码电路的输入逻辑；5）写出译码电路要实现的逻辑运算真值表；6）选择译码电路用的器件。3.4 I/O端口地址译码电路设计3.4.2 I/O地址译码电路设计举例例1：固定式单个端口地址译码电路的设计（1）要求 设计I/O端口地址为2F8H的只读译码电路（2）分析固定式单端口地址2F8H的地址线取值地址线二进制十六进制0 0 A9 A80 0 1 02A7 A6 A5 A41 1 1 1FA
8、3 A2 A1 A01 0 0 083.4 I/O端口地址译码电路设计（3）设计A9A8A7A6A5A4A3A2 11A1A0AEN1YIOR74LS0474LS3074LS3274LS2011113.4 I/O端口地址译码电路设计例2：设计端口地址为2E2H的可读写固定式单个端口地址译码电路。1111A9A8A7A6A5A4A3A211A1A0AEN111Y(读)Y(写)IORIOW74LS0474LS3074LS3274LS203.4 I/O端口地址译码电路设计例3：固定式多个端口的I/O地址译码电路的设计（1）要求：使用74LS138设计一个系统板上的I/O端口地址译码电路，并且让每个接
9、口芯片内部的端口数目为32个。（2）分析译码电路输入地址线值地址线用途十六进制0 0 A9 A8控制0HA7 A6 A5片选07HA4 A3 A2 A1 A0片内端口寻址01FH3.4 I/O端口地址译码电路设计输 入输 出G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y0111111011000000100000000001000101110111010000101101111110111111101111111111111110111111110111011111111011111111111101111111111110111111111174LS138真值表3.4 I/O端口地址译
10、码电路设计（3）设计A Y0B 74LS138 Y1C Y2 U54 Y3 G2A Y4G2B Y5 G1 Y6 Y712354679101112131415A9A6A7A8A5AENDMACS(82C37A)INTRCS(82C59A)T/CCS(82C54A)PPICS(82C55A)1LOW91011381174LS32WRTDMAPG (写DMA页面寄存器)WRTNMIRGE (写出NMI屏蔽寄存器)3.4 I/O端口地址译码电路设计例4：开关式I/O地址译码电路的设计（1）要求：设计某微机实验平台板的I/O端口译码电路，要求平台上每个接口芯片的内部端口数目为4个，并且端口地址可选，其
11、地址选择范围为300H31FH.（2）分析：DIP开关由两种状态：合（ON）和断（OFF）设置 ON=0，OFF=1；选择74LS85四位比较器；选择74LS138译码器。3.4 I/O端口地址译码电路设计（3）设计：A0A1A2A3B0B1B2B3 A=B ABA=BA6A7A8A9DIPS0S1S2S3Vcc74LS85A Y0B Y1C Y2 Y3 G2A Y4G2B Y5 Y6G1 Y7 12354AENA3A4A5A274LS1383.4 I/O端口地址译码电路设计例5：采用GAL的I/O地址译码电路的设计A9A8A7A6A5A4A3A2A1A0001S3S2S1S0IxIxIx?G
12、AL器件的200H3FFH范围的译码器地址线取值（1）要求：利用GAL器件设计微机接口实验平台的I/O端口地址译码电路，其地址范围为200H3FFH，分成16段可选，每段包括8个接口芯片，每个接口芯片内部拥有4个端口。（2）分析：根据所需输入线和输出线数目选择GAL器件型号。GAL的输入线：参加译码的地址线和数据线8根。3.4 I/O端口地址译码电路设计GAL输出线：需要8个片选信号，输出线有8根。GAL16V8芯片：1 202 1210 11GAL16V8I1CLKI3I5I7I2I4I6I8GNDF7F5F3F1F6F4F2F0OEVcc3.4 I/O端口地址译码电路设计（3）设计A0A1
13、A2A3B0B1B2B3 A=BA=BABA6A7A8A9DIP4Vcc74LS85I1 F7I2 F6I3 F5I4 F4I5 F3I6 F2I7 F1I8 F023451678910A2A3A4A9CLKIORIOWAENGND11121314151617181920VccY7Y6Y5Y4Y3Y2Y1Y0OEGAL16V8例6：用跳线器实现开关可选地址译码A8A7A6A5A4A3A2AENA9A1AOIORIOW寄存器1寄存器1寄存器1寄存器1接口芯片CSWRA0A174LS2074LS2074LS20CS74LS043.4 I/O端口地址译码电路设计3.4.3 间接寻址译码电路设计 使用
14、两个端口对多台设备进行寻址，扩大计算机的端口寻址范围一次译码电路地址寄存器数据寄存器二次译码电路设备端口寄存器CSCS数据总线地址总线IORIOW3.4 I/O端口地址译码电路设计3.5 基本的数字输入输出电路3.5.1 数字量输入输出的概念 数字量输出：控制命令、控制参数等 数字量输入：设备信息，状态、检测结果等3.5.2 数字量输出 锁存器：273、373等D0 Q0D1 Q1D2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7CLK CLR D0D1D2D3D4D5D6D7BIT0BIT1BIT2BIT3BIT4BIT5BIT6BIT7CSIOWRESET3.5 基本的数字输入输
15、出电路3.5.2 数字量输入 输入寄存器：244、240等1Y1 1A11Y2 1A21Y3 1A31Y4 1A42Y1 2A12Y2 2A22Y3 2A32Y4 2A41G 2G D0D1D2D3D4D5D6D7BIT0BIT1BIT2BIT3BIT4BIT5BIT6BIT7CSIOR3.5 基本的数字输入输出电路3.5.3 数字量双向输入 输入寄存器：245等B1 A1B2 A2B3 A3B4 A4B5 A5B6 A6B7 A7B8 A8DIR D0D1D2D3D4D5D6D7BIT0BIT1BIT2BIT3BIT4BIT5BIT6BIT7CSIOR输入寄存器：专用接口芯片如 8255等 （后面介绍）小 结I/O端口的寻址方式 端口的概念、寻址方式、端口操作方法I/O端口地址分配 端口数量、分配、用户选用原则I/O端口地址译码 译码电路中的输入输出信号线、译码方法I/O端口地址译码电路设计 译码电路原理、固定地址译码、可选地址译码电路设计基本的数字输入输出电路 单向输出、单向输入与双向I/O电路设计