《11. 计算机组成原理总复习.ppt》由会员分享，可在线阅读，更多相关《11. 计算机组成原理总复习.ppt（19页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、计算机组成原理计算机组成原理总复习总复习授课教师：授课教师：计算机学院 张晓丽联系方式：联系方式：186-4763-9188邮邮 箱：箱：考试题型考试题型l1.选择题（共选择题（共20分，每分，每题题2分）分）l2.填空题填空题（共（共20分，每分，每空空1分）分）l3.简答题（共简答题（共15分，每题分，每题5分）分）l4.计算题（共计算题（共35分，分，4题）题）l5.设计题（共设计题（共10分）分）l1.存储容量为存储容量为32K8位，位，求芯求芯片片的地址线和数据线的数目的地址线和数据线的数目？l解：地址线：解：地址线：15 数据线：数据线：8l2.计算十六进制数据计算十六进制数据95
2、H的偶校的偶校验码？验码？l解：解：95H=1010 1001 偶校验位为偶校验位为0l3.将十进制数将十进制数25.65转化为二进转化为二进制，八进制，十六进制格式制，八进制，十六进制格式l解：解：25.65=（11001.1000001）2 =（31.404）8 =（19.82）16l4.-5/8的原码、反码、补码、移码的原码、反码、补码、移码 解：原码解：原码=1.101 反反码码=1.010 补码补码=1.011 移移码码=0.011OP位移量位移量2000 H2008 H8JMP*+8OP06 H2000 H2008 H8 取出取出 JMP*+8 后后 PC=2002H二字节指令二字
3、节指令JMP*+8 指令指令 的第二字节为的第二字节为 2008H-2002H=06H5.设设 当前指令地址当前指令地址 PC=2000H，转移后的目的转移后的目的地址为地址为 2008H。JMP*+8 指令指令 的第二字节的第二字节地址地址6.x=0.1101 210 y=0.1011 201求求 x+y（除阶符、数符外，阶码取（除阶符、数符外，阶码取 3 位，尾数取位，尾数取 6 位）位）解：解：x补补=00,010;00.110100y补补=00,001;00.1011001.对阶对阶2.尾数求和尾数求和j补补=jx补补 jy补补=00,010 11,111100,001阶差为阶差为+1
4、 Sy 1,jy+1 y补补=00,010;00.0101100Sx补补 =00.110100Sy补补 =00.0101100对阶后的对阶后的Sy补补01.0010100+尾数溢出需右规尾数溢出需右规3.右规右规x+y补补=00,011;00.1001010右规后右规后x+y补补=00,010;01.0010104.舍入舍入附加位最高位为附加位最高位为0，直接舍去，直接舍去 5.判溢出判溢出阶码符号位为阶码符号位为00，故不溢出，最终结果为：，故不溢出，最终结果为：x+y=0.100101211说说 明明乘乘 数数部部 分分 积积操操 作作右移一位右移一位+0+0右移一位右移一位 +X +X补
5、补右移一位右移一位+0+0右移一位右移一位+X+X补补右移一位右移一位+0+0右移一位右移一位+X+X补补右移一位右移一位0 0右移一位右移一位+X+X补补初始值初始值0 0 0 0 0 00 1 0 0 1 0 1 11 1 0 0 1 11 1 0 0 1 11 0 1 01 1 1 0 0 10 0 0 0 0 01 1 1 0 0 11 1 1 1 0 0 1 1 0 0 1 11 0 1 1 1 1 1 1 0 1 1 11 1 0 11 1 1 01 1 1 11 1 0 1 1 10 0 0 0 0 01 1 1 0 1 17.7.设设X=-0.1101X=-0.1101，Y=-
6、0.1011,Y=-0.1011,求求XYXY补补XX补补=11.0011=11.0011，YY补补=11.0101=11.0101 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1+-X+-X补补+-X+-X补补 XY 补补=00.1000111100.10001111 所以：所以：XY=0.10001111 0.10001111 l8.假设假设CPU执行某程序时，访执行某程序时，访Cache命中命中4800次，访主存次，访主存200次，次，Cache存取周期存取周期30ns，主存存取周期，主存存取周期150ns，求，求Cache命中率及命中率及Cache主存平均访问时间和效率
7、主存平均访问时间和效率l解：解：（1）Cache 的命中率为的命中率为4800/(200+4800)=0.96 （2）由题，访问主存的时间是访问）由题，访问主存的时间是访问Cache 时间的时间的5倍倍 (150/30=5)设访问设访问Cache 的时间为的时间为t，访问主存的时间为，访问主存的时间为5t，Cache主存系统的访问效率为主存系统的访问效率为e，则，则 e=t/(0.96t+0.04*5t)=86.2%（3）平均访问时间）平均访问时间=30ns0.96150ns(10.96)=29.4 ns 9.假设主存容量为假设主存容量为512KB，Cache 容量为容量为4KB，每个块为，每
8、个块为16 个字，每个字个字，每个字32 位位（1）Cache 地址有多少位？可容纳多少块？地址有多少位？可容纳多少块？（2）主存地址有多少位？可容纳多少块？）主存地址有多少位？可容纳多少块？（3）在直接映射方式下，主存的第几块映射）在直接映射方式下，主存的第几块映射到到Cache 中的第中的第5 块（设起始字块为第块（设起始字块为第1 块）块）？（4）画出直接映射方式下主存地址字段中各）画出直接映射方式下主存地址字段中各段的位数。段的位数。（1）根据）根据Cache 容量为容量为4KB（212=4K），），Cache 地址为地址为12 位。由于每字位。由于每字32 位，则位，则Cache共有
9、共有4KB/4B=1K 字。因每个字块字。因每个字块16 个字，故个字，故Cache 中有中有1K/16=64 块。块。（2）根据主存容量为）根据主存容量为512KB（219=512K），主存），主存地址为地址为19 位。由于每字位。由于每字32 位，则主存共有位，则主存共有512KB/4B=128K 字。因每个字块字。因每个字块16 个字，故主个字，故主存中共存中共128K/16=8192 块。块。（3）在直接映射方式下，由于）在直接映射方式下，由于Cache 共有共有64 块，块，主存共有主存共有8192 块，因此主存的块，因此主存的5，64+5，264+5，213-64+5 块能映射到块
10、能映射到Cache 的第的第5 块中。块中。（4）在直接映射方式下，主存字块内地址为）在直接映射方式下，主存字块内地址为6位（位（4 位表示位表示16 个字，个字，2 位表示每字位表示每字32 位），缓存共位），缓存共64 块，故缓存字块地址为块，故缓存字块地址为6 位，主存字块标记为主位，主存字块标记为主存地址长度与存地址长度与Cache 地址长度之差，即地址长度之差，即19-12=7 位。位。l10.假设主存容量为假设主存容量为512K16 位，位，Cache 容量为容量为409616 位，块长为位，块长为4 个个16 位的字，访存地址为字地位的字，访存地址为字地址。址。（1）在直接映射方
11、式下，设计主存的地址格式。（2）在全相联映射方式下，设计主存的地址格式。（3）在二路组相联映射方式下，设计主存的地址格式（4）若主存容量为512K32 位，块长不变，在四路组相联映射方式下，设计主存的地址格式。（1）根据Cache 容量为4096=212 字，得Cache 字地址为12 位。根据块长为4，且访存地址为字地址，得字块内地址为2 位，即b=2，且Cache 共有4096/4=1024=210 块，即c=10。据主存容量为512K=219 字，得主存字地址为19 位。在直接映射方式下，主存字块标记为19-12=7。（2）在全相联映射方式下，主存字块标记为19-b=19-2=17 位（
12、3）根据二路组相联的条件，一组内有2 块，得Cache 共分1024/2=512=2q 组，即q=9，主存字块标记为19-q-b=19-9-2=8（4）若主存容量改为512K32 位，即双字宽存储器，块长仍为4 个16 位的字，访存地址仍为字地址，则主存容量可写为1024K16 位，得主存地址为20 位。由四路组相联，得Cache共分1024/4=256=2q 组，即q=8。对应该条件下，主存字块标记为20-8-2=10 位。l11 设设CPU有有16根地址线、根地址线、8根数据线，根数据线，MREQ作为访存控制信号作为访存控制信号(低电平有效低电平有效)，WR作读写控制信号作读写控制信号(高
13、电平为读，低电平为写高电平为读，低电平为写)现有下列存储芯片现有下列存储芯片：1K4位位RAM、4K8位位RAM、8K8位位RAM、2K8位位ROM、4K8位位ROM、8K8位位ROM 及及74138译码器和各种门电路译码器和各种门电路 画出画出CPU与存储器的连接图：与存储器的连接图：(1)主存地址空间分配：主存地址空间分配：6000H67FFH 系统程序区系统程序区 6800H6BFFH 用户程序区用户程序区 (2)合理选用上述存储芯片，说明各选几片；合理选用上述存储芯片，说明各选几片；(3)详细画出存储芯片的片选逻辑图。详细画出存储芯片的片选逻辑图。解解:(1)写出对应的二进制地址码写出
14、对应的二进制地址码(确定总容量确定总容量)(2)确定芯片的数量及类型确定芯片的数量及类型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位ROM1片片 2K8位位系统程序区用户程序区(3)分配地址线分配地址线A10 A0 接接 2K 8位位 ROM 的地址线的地址线A9 A0 接接 1K 4位位 RAM 的地址线的地址线(4)确定片选信号确定片选信号C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAMl课程设计课程设计实验时间：实验时间：1618周实验地点：实验地点：12-312实验内容：实验内容：复杂模型机的设计考核方式：考核方式：课程报告+抽题实验