《哈尔滨工业大学初试电路第五章 触发器1.ppt》由会员分享，可在线阅读，更多相关《哈尔滨工业大学初试电路第五章 触发器1.ppt（75页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第五章第五章 触发器触发器5.1 概述概述 5.2 SR锁存器锁存器5.3 电平触发的触发器电平触发的触发器 5.4 脉冲触发的触发器脉冲触发的触发器5.5 边沿触发的触发器边沿触发的触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法5.1 概述概述概念：概念：能够存储一位二值信号的基本单元电路统称能够存储一位二值信号的基本单元电路统称为触发器。为触发器。特点：特点：有记忆功能的逻辑部件。输出状态不只与现有记忆功能的逻辑部件。输出状态不只与现时的输入有关，还与原来的输出状态有关。时的输入有关，还与原来的输出状态有关。分类：分类：按电路结构分：按电路结构分：基本基本RSRS触
2、发器，同步触发器，同步RSRS触触发器，主从触发器，维持阻塞触发器，发器，主从触发器，维持阻塞触发器，CMOSCMOS边沿触发器等；边沿触发器等；按功能分：按功能分：有有R-SR-S触发器、触发器、D D型触发器、型触发器、JKJK触发器、触发器、T T触发器等；触发器等；按触发方式划分：按触发方式划分：有电平触发方式、脉冲有电平触发方式、脉冲触发方式和边沿触发方式。触发方式和边沿触发方式。两个输入端两个输入端 5.2 SR锁存器锁存器&a&b反馈反馈两个输出端两个输出端由与非门构成的基本由与非门构成的基本 SR锁存器锁存器反馈反馈正是由于正是由于引入反馈，引入反馈，才使电路具有才使电路具有记
3、忆功能记忆功能!输入输入RD=0,SD=1时时若原状态：若原状态：11001010输出仍保持：输出仍保持：&a&b若原状态：若原状态：01111010输出变为：输出变为：置置“0”！&a&b输入输入RD=1,SD=0时时若原状态：若原状态：10101001输出变为：输出变为：&a&b若原状态：若原状态：00110101输出保持：输出保持：&a&b置置“1”！输入输入RD=1,SD=1时时若原状态：若原状态：10111001输出保持原状态：输出保持原状态：若原状态：若原状态：01110110输出保持原状态：输出保持原状态：&a&b&a&b保持！保持！输入输入RD=0,SD=0时时0011输出：全
4、是输出：全是1注意：注意：当当RD、SD同时由同时由0变变为为1时，翻转快的门输出变为时，翻转快的门输出变为0，另一个不得翻转。因此，另一个不得翻转。因此，该状态为不定状态。该状态为不定状态。&a&b锁存器的功能表锁存器的功能表RD SD Q1 10 11 00 0保持原状态保持原状态0 11 0不定状态不定状态复位端复位端置位端置位端逻辑符号逻辑符号1.SR锁存器为双稳态器件，只要令锁存器为双稳态器件，只要令RD=SD=1，锁存器即保持原态。稳态情况下，两输出互锁存器即保持原态。稳态情况下，两输出互补。一般定义补。一般定义Q为锁存器的状态。为锁存器的状态。2.在控制端加入负脉冲，可以使锁存器
5、状态变化。在控制端加入负脉冲，可以使锁存器状态变化。SD端加入负脉冲，使端加入负脉冲，使Q=1，SD称为称为“置位置位”或或“置置1”端。端。RD端端加入负脉冲，使加入负脉冲，使Q=0，RD称为称为“复位复位”或或“清清0”端。端。小结小结由或非门构成的基本由或非门构成的基本 RS 锁存器锁存器RD SD Q0 00 11 01 1保持原状态保持原状态1 00 1不定状态不定状态由或非门构成的基本由或非门构成的基本 RS锁存器锁存器特性表特性表5.3 电平触发的触发器电平触发的触发器QQRDSDabRDSDcdRSCP“同步同步”的含义：由时钟的含义：由时钟CP决定决定R、S能否对输能否对输出
6、端起控制作用。出端起控制作用。直接清零端直接清零端直接置位端直接置位端输出端输出端输入端输入端QQRDSDabRDSDcdRSCP平时常平时常为为 1平时常平时常为为 1直接清零端直接清零端直接置位端直接置位端直接清零端、置位端的处理：直接清零端、置位端的处理：CP=0时时011触发器保持原态触发器保持原态CP=1时时&a&b&c&dCP111&a&b&c&dCP11RS触发器的功能表触发器的功能表简化的功能表简化的功能表Qn+1-下一状态（下一状态（CP过后）过后）Qn-原状态原状态RDSDRSCQ逻辑符号逻辑符号约束条件约束条件：RDSD=0简化的功能表简化的功能表 由它的功能表可见：由它
7、的功能表可见：在在R、S不相等时，不相等时，Q 服从于服从于 S!cdCPQQabRS1电平触发方式的动作特点电平触发方式的动作特点只有当时钟变为有效电平时，触发器才能接受只有当时钟变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置输入信号，并按照输入信号将触发器的输出置成相应的状态。成相应的状态。在时钟在时钟CP=1CP=1的全部时间里，的全部时间里，S S和和R R状态的变化都状态的变化都可能引起输出状态的改变。在可能引起输出状态的改变。在CPCP回到回到0 0以后，以后，触发器保存的是触发器保存的是CPCP回到回到0 0以前瞬间的状态。以前瞬间的状态。例：例：画出画出
8、RS触发器的输出波形触发器的输出波形。假设。假设Q的初始状的初始状态为态为 0。CPRSQSet使输出全为使输出全为1CP撤去后撤去后状态不定状态不定Reset 同步同步 SR SR 触发器的小结触发器的小结1.当当CP=0 时时,无论无论R、S 为为何种取值组合，输出端均何种取值组合，输出端均“保持原态保持原态”；2.只有当只有当CP=1 时时,将将c门和门和d门门打开，控制端打开，控制端R、S的取值组的取值组合才会在输出端有所反映，合才会在输出端有所反映，即有所谓即有所谓“功能表功能表”。QQRDSDabcdRSCPQQRDSDRSC逻辑逻辑符号符号 这根红颜色的线还表这根红颜色的线还表示
9、一重含义：示一重含义：“高电平有高电平有效效”，即，即“只有在时钟只有在时钟 CP1 时，它才表现出应时，它才表现出应有的逻辑功能；如果有的逻辑功能；如果CP0，输出端输出端 Q 则保持原状则保持原状态态”。逻辑逻辑符号符号 这根绿颜色的线也表这根绿颜色的线也表示一重含义：示一重含义：“低电平有低电平有效效”，即，即“只有在时钟只有在时钟 CP0 时，它才表现出应时，它才表现出应有的逻辑功能；如果有的逻辑功能；如果CP1，输出端输出端 Q 则保持原状则保持原状态态”。QQRDSDRSC同步同步SR触发器的触发器的“空翻空翻”现象现象在在CP=1的全部时间里的全部时间里S和和R的变化的变化都会引
10、起触发器输出端状态的变化。都会引起触发器输出端状态的变化。如果在如果在CP=1期间内输入信号发生多期间内输入信号发生多次变化，则触发器的状态也会发生次变化，则触发器的状态也会发生多次翻转，失去了同步触发器的意多次翻转，失去了同步触发器的意义，降低了电路的抗干扰能力。义，降低了电路的抗干扰能力。D 型锁存器型锁存器电路电路:适合单端输入信号的场合适合单端输入信号的场合7475的1/4逻辑图目的：每个目的：每个CP周期内输出端的状态只改变一次周期内输出端的状态只改变一次5.4 脉冲触发的触发器脉冲触发的触发器延迟输出1.1.CP=1CP=1时主触发器根据时主触发器根据S S和和R R的状态翻转而从
11、触发器的状态翻转而从触发器保持原状态不变。保持原状态不变。2.2.CPCP由高电平返回低电平由高电平返回低电平时，主触发器的状态不时，主触发器的状态不再改变，从触发器按照再改变，从触发器按照与主触发器相同的状态与主触发器相同的状态翻转。翻转。3.3.在在CPCP的一个变化周期内的一个变化周期内触发器输出端的状态只触发器输出端的状态只能改变一次。能改变一次。CP=1CP=1期间数据端的变化不会产生空翻现象期间数据端的变化不会产生空翻现象主从主从RS触发器的特点触发器的特点克服了同步克服了同步RS触发器在触发器在CP=1期间触发器期间触发器输出状态可能多次翻转的问题，但由于主输出状态可能多次翻转的
12、问题，但由于主触发器本身仍然是同步触发器，所以在触发器本身仍然是同步触发器，所以在CP=1期间主触发器的状态仍然随着期间主触发器的状态仍然随着S、R的多次改变而改变，而且输入信号仍然要的多次改变而改变，而且输入信号仍然要遵守约束条件遵守约束条件SR=0。主从主从JK触发器触发器目的：通过改变电路结构，使触发器输入目的：通过改变电路结构，使触发器输入端即使出现端即使出现S=R=1的情况，触发器的次态的情况，触发器的次态也是稳定的。也是稳定的。1.1.若若J=0J=0，K=1K=1，假设，假设Q=1Q=1，CP=1CP=1期间，主触发器期间，主触发器置置0 0，CP=0CP=0后从触发器随之置后从
13、触发器随之置0 0。2.2.若若J=0J=0，K=1K=1，假设，假设Q=0Q=0，CP=1CP=1期间，主触发器期间，主触发器置保持原来的置保持原来的0 0，CP=0CP=0后从触发器随之置后从触发器随之置0 0。3.1.1.若若J=1J=1，K=0K=0，假设，假设Q=1Q=1，CP=1CP=1期间，主触发器期间，主触发器保持原来的保持原来的1 1，CP=0CP=0后从触发器随之置后从触发器随之置1 1。2.2.若若J=1J=1，K=0K=0，假设，假设Q=0Q=0，CP=1CP=1期间，主触发器期间，主触发器置置1 1，CP=0CP=0后从触发器随之置后从触发器随之置1 1。3.1.1.
14、若若J=0J=0，K=0K=0，不管，不管Q Q的状态如何，触发器的状的状态如何，触发器的状态都会保持原状态。态都会保持原状态。1.1.若若J=1J=1，K=1K=1，假设触发器原状态，假设触发器原状态Q=0Q=0，CP=1CP=1期期间主触发器置间主触发器置1 1，CP=0CP=0之后从触发器置之后从触发器置1 1。2.2.若若J=1J=1，K=1K=1，假设触发器原状态，假设触发器原状态Q=1Q=1，CP=1CP=1期期间主触发器置间主触发器置0 0，CP=0CP=0之后从触发器置之后从触发器置0 0。J K Q0 01 00 11 1保持原状态保持原状态1 00 1翻转翻转主从主从JK触
15、发器触发器 特性表特性表l 若若CP=1CP=1期期间间J J和和K K的状态的状态不变，只要根不变，只要根据据CPCP下降沿到下降沿到达时达时JKJK的状态，的状态，就可以逐段画就可以逐段画出出Q Q端波形端波形l 若若CP=1CP=1期间期间J J和和K K的状态变化，的状态变化，CPCP下降沿到达时下降沿到达时从触发器的状态从触发器的状态不一定按照此刻不一定按照此刻输入信号的状态输入信号的状态来确定，必须考来确定，必须考虑整个虑整个CP=1CP=1期间期间内输入信号的变内输入信号的变化过程化过程同步同步SRSR触发器触发器：电平触发，具有空翻现象，约束条件SR=0主从主从SRSR触发器触
16、发器：脉冲触发，一个周期内触发器状态只改变一次，主触发器仍具有空翻现象，约束条件SR=0主从主从JKJK触发器触发器：脉冲触发，输入没有约束条件，主触发器仍有空翻现象。总结5.5 边沿触发的触发器边沿触发的触发器l目的：提高触发器的可靠性，增强抗干扰能力，目的：提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于希望触发器的次态仅仅取决于CP信号下降沿（或信号下降沿（或上升沿）到达时刻输入信号的状态。上升沿）到达时刻输入信号的状态。l种类：利用种类：利用CMOS传输门的边沿触发器传输门的边沿触发器 维持阻塞触发器维持阻塞触发器 利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间
17、的边沿触发器利用利用CMOS传输门的传输门的CMOS边沿触发器边沿触发器上升沿翻转上升沿翻转带异步置位、复位端的带异步置位、复位端的CMOS边沿触发器边沿触发器维持阻塞触发器维持阻塞触发器1.1.该电路为同步该电路为同步RSRS触发器，存在空触发器，存在空翻现象。约束条翻现象。约束条件为：件为：2.如果如果CPCP1 1后，后，不管输入是否变不管输入是否变化，化，SS和和RR的的状态不变，那么状态不变，那么触发器的次态仅触发器的次态仅仅取决于仅取决于CPCP上升上升沿时刻。沿时刻。维持阻塞触发器维持阻塞触发器措施措施：加入线：加入线和线和线，使，使G3G3和和G5G5，G4G4和和G6G6分别
18、构成基分别构成基本本RSRS触发器，触发器，那么，当那么，当CPCP1 1期间，当输入期间，当输入端输入了有效端输入了有效电平后，即使电平后，即使再发生变化，再发生变化，S S和和R R也保也保持不变。持不变。问题：如果问题：如果CP1后输入有效电平消失怎么办？后输入有效电平消失怎么办？维持阻塞触发器维持阻塞触发器线：置线：置1维持线维持线线：置线：置0维持线维持线维持阻塞触发器维持阻塞触发器尚存在的问题：尚存在的问题：如果如果CPCP1 1期间，期间，两个输入端均先后两个输入端均先后出现了有效电平出现了有效电平（0 0），那么），那么SS和和RR均为均为1 1，这是同，这是同步步RSRS触发
19、器所不允触发器所不允许的。许的。维持阻塞触发器维持阻塞触发器措施措施：加入加入线线和和线，使线，使G3G3和和G4G4的输出只能有的输出只能有一个为零。一个为零。线：置线：置0阻塞线阻塞线 线：置：置1阻塞线阻塞线结论结论：加入的：加入的4 4条条线保证了线保证了CPCP1 1的的全部时间内全部时间内G3G3和和G4G4的输出不变，的输出不变，该触发器为边沿该触发器为边沿触发器触发器。利用传输延迟时间的边沿触发器利用传输延迟时间的边沿触发器l 由与或非门由与或非门G1G1、G2G2组成基本的组成基本的RSRS触发器。触发器。l 门门G3G3、G4G4的传的传输延迟时间大于输延迟时间大于基本基本
20、RSRS触发器的触发器的翻转时间。翻转时间。假设初始状态假设初始状态Q=0Q=01.1.CP=0CP=0时，时，P P和和P P 为为1 1，门，门A A和和AA打开，打开，B B和和BB被封锁，输出状态与被封锁，输出状态与J J和和K K无关，基本无关，基本RSRS触发器的状态通过触发器的状态通过A A和和AA保持。保持。2.2.CP=1CP=1时，接收时，接收J J和和K K信号，假设信号，假设J=1J=1，K=0K=0，那么，那么P=0P=0，P=1P=1，A A和和AA门输出均为门输出均为0 0，基本，基本RSRS触发器的状态靠触发器的状态靠B B和和BB保持。保持。3.3.CPCP下
21、降沿到达时，下降沿到达时，门门G3G3和和G4G4延迟时间长，延迟时间长，B B和和BB首先被封锁，首先被封锁，门门A A和和B B输出均为输出均为0 0，Q=1Q=1，Q Q非为非为0 0，待延迟时间过去以后，待延迟时间过去以后P P和和PP为为1 1，基本，基本RSRS触发器的状态通过触发器的状态通过A A和和AA保持。保持。5.6 触发器的逻辑功能及描述方法触发器的逻辑功能及描述方法按逻辑功能分类：按逻辑功能分类：l SRSR触发器触发器l JKJK触发器触发器l D D触发器触发器l T T触发器触发器l T T触发器触发器JK触发器触发器 凡具有如下特性表的凡具有如下特性表的触发器称
22、为触发器称为JKJK触发器。触发器。JKJK触发器触发器逻辑符号逻辑符号 JKJK触触发发器器是是时时钟钟触触发发器器中中逻逻辑辑功功能能最最齐齐全全的的一一种种，它它具具有有置置“0”0”、“1”1”、保保持持和翻转四种逻辑功能。和翻转四种逻辑功能。JKJK触发器的逻辑符号如图所示。触发器的逻辑符号如图所示。C11J1KRSQFC11J1KRSQF(a)在时钟下降边沿翻转 (b)在时钟上升边沿翻转 状态转换图状态转换图 根据真值表可以做出状态转换图根据真值表可以做出状态转换图特性方程式特性方程式 用逻辑式来表达真值表所反映的逻辑关系，用逻辑式来表达真值表所反映的逻辑关系，这个逻辑式就是触发器
23、的特性方程式。这个逻辑式就是触发器的特性方程式。特性方程式特性方程式其它时钟其它时钟触发器触发器 时时钟钟触触发发器器除除了了JKJK触触发发器器外外，还还有有RSRS触触发发器器、D D触触发发器器、T T触触发发器器和和T T 触触发发器器，它它们们的的分析方法与分析方法与JKJK触发器一样。触发器一样。RSRS触发器具有置触发器具有置“0”0”、置、置“1”1”和保持三种和保持三种功能；功能；D D触发器触发器(Delay flip flop)(Delay flip flop)具有置具有置“0”0”、置、置“1”1”两种功能；两种功能；T T触发器（触发器（Toggle flip Tog
24、gle flip flopflop）具有计数和保持的功能具有计数和保持的功能;；T T 触发器只触发器只具有计数的功能。具有计数的功能。C1RSQF1S1RRSRS触发器触发器 逻辑符号逻辑符号 真值表真值表 状态转换图状态转换图 特性方程式特性方程式 D D触发器触发器逻辑符号逻辑符号 真值表真值表状态转换图状态转换图 特性方程式特性方程式 T T触发器触发器逻辑符号逻辑符号 真值表真值表状态转换图状态转换图 特性方程式特性方程式 触发器逻辑功能的转换触发器逻辑功能的转换被转换的触发器的功能包含目的触发器被转换的触发器的功能包含目的触发器的功能。的功能。例如：例如：JK触发器触发器1.当当J
25、=0、K=0时，具有保持功能；时，具有保持功能；2.当当J=1、K=1时，具有翻转功能；时，具有翻转功能；3.当当J=0、K=1时，具有复位功能；时，具有复位功能；4.当当J=1、K=0时，具有置位功能。时，具有置位功能。因此，因此，JK触发器可以转换成其他多种触发器。触发器可以转换成其他多种触发器。一、一、JK触发器转换成触发器转换成D触发器触发器CQKJD CP二、二、JK触发器转换成触发器转换成T触发器触发器CQKJTCP三、三、D触发器转换成触发器转换成T触发器触发器CQDCP练习练习试画出在图示输入波形的作用下，上升试画出在图示输入波形的作用下，上升和下降边沿和下降边沿JKJK触发器
26、的输出波形。设触触发器的输出波形。设触发器的初态为发器的初态为“0”0”。练习练习试画出图示电路在给定输入作用下的输试画出图示电路在给定输入作用下的输出波形。设触发器的初态为出波形。设触发器的初态为“0”0”。试画出图示的电路在给定输入时钟作用试画出图示的电路在给定输入时钟作用下的输出波形。设触发器的初态为下的输出波形。设触发器的初态为“0”0”。练习练习电路和输入信号如图所示，试画出输出端电路和输入信号如图所示，试画出输出端的电压波形。设各触发器初态为的电压波形。设各触发器初态为0。练习练习设触发器的初态为设触发器的初态为0。试画出输出端波形。试画出输出端波形。练习练习应用举例应用举例例：例
27、：四人抢答电路。四人抢答电路。四人参加比赛，每人一个按四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。并且，其它按钮按下时不起作用。电路的核心是电路的核心是74LS175四四D触发器。它的内触发器。它的内部包含了四个部包含了四个D触发器，各输入、输出以字触发器，各输入、输出以字头相区别，管脚图见下页。头相区别，管脚图见下页。CLRD CPQCLRD CPQCLRD CPQCLRD CPQ1Q1D2Q2DGND4Q4D3Q3D时钟时钟清零清零USC公用清零公用清零公用时钟公用时钟74LS175管脚图管脚图+5VD1D2D3D4 CLRCP赛前先清零赛前先清零0输出为零输出为零发光管不亮发光管不亮CP&1&2&2清零清零D1D2D3D4 CLRCP+5V1反相端都为反相端都为11开启开启CP&1&2&2清零清零D1D2D3D4 CLRCP+5V若有一按钮被按下，若有一按钮被按下，比如第一个钮。比如第一个钮。=1=00被封被封这时其它按钮被这时其它按钮被按下也没反应。按下也没反应。0CP&1&2&2清零清零