《集成电路制造技术_绪论.ppt - 微电子学院微电子实验教学中心- 西安 ....ppt》由会员分享，可在线阅读，更多相关《集成电路制造技术_绪论.ppt - 微电子学院微电子实验教学中心- 西安 ....ppt（57页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、集成电路制造技术集成电路制造技术主主 讲：毛讲：毛 维维 西安电子科技大学微电子学院西安电子科技大学微电子学院一、集成电路技术发展历史一、集成电路技术发展历史一些关键的半导体、微电子、集成电路一些关键的半导体、微电子、集成电路技术（工艺）技术（工艺）1918年年 柴可拉斯基晶体生长技术柴可拉斯基晶体生长技术-CZ法法/直直 拉法，拉法，Czochralski,Si单晶生长单晶生长绪论绪论CZ Silicon crystal growth dismounting a 200mm crystal from the pullerThe whole Si crystal is held by the
2、seed crystalCZ=Czochralski一、集成电路技术发展历史一、集成电路技术发展历史n1925年年 布里吉曼晶体生长技术，布里吉曼晶体生长技术，Bridgman，GaAs及化合物半导体晶体生长及化合物半导体晶体生长n1947年年 第一只晶体管（点接触式第一只晶体管（点接触式），Shockley、Bardeen、Brattain（Bell实验室）实验室）一、集成电路技术发展历史一、集成电路技术发展历史 第一只点接触第一只点接触Ge晶体管晶体管 一、集成电路技术发展历史一、集成电路技术发展历史n点接触晶体管点接触晶体管n1947年贝尔实验室发明；年贝尔实验室发明；n当时对原理不清楚
3、，可属于当时对原理不清楚，可属于pnp结构。结构。n-Ge金属丝金属丝+e_ c电极电极b金属丝金属丝 第一只晶体管的发明者及第一只晶体管的发明者及1956年诺贝尔物理学奖获得者年诺贝尔物理学奖获得者肖克莱肖克莱(William Shockley)19101989巴丁巴丁(JohnBardeen)19081991 布拉布拉顿顿(Walter Brattain)19021987 第一只晶体管的发明者及第一只晶体管的发明者及19561956年诺贝尔物理学奖获得者年诺贝尔物理学奖获得者一、集成电路技术发展历史一、集成电路技术发展历史n1949 pn结结,Shockleyn1952-族化合物半导体族化
4、合物半导体,Welkern1952 扩散扩散,Pfannn1954 第一个硅晶体管，第一个硅晶体管，Tealn1957 光刻胶光刻胶,Andrusn1957 氧化物掩蔽层，氧化物掩蔽层，Frosch和和Derrick 一、集成电路技术发展历史一、集成电路技术发展历史n1957 CVD（化学气相淀积）外延晶体生长技术化学气相淀积）外延晶体生长技术薄膜，薄膜，Sheftal、Kokorish及及Krasilov,改善器件性能、制造改善器件性能、制造 新颖器件新颖器件n1957 异质结双极晶体管异质结双极晶体管（HBT）,Kroemer（2000年诺贝年诺贝 尔物理奖）尔物理奖）n1958 离子注入
5、离子注入,Shockleyn1959 第一个（混合）集成电路第一个（混合）集成电路,Kilby（2000年诺贝尔物年诺贝尔物 理奖）理奖）,由由Ge单晶制作单晶制作-1个个BJT、3个电阻、个电阻、1个个 电容电容n1959 第一个单片集成电路第一个单片集成电路,Fire Child公司的公司的Noyce,6个器个器 件的触发器。件的触发器。第一个（混合）集成电路及其发明者第一个（混合）集成电路及其发明者 Kilby第一个单片集成电路及其发明者第一个单片集成电路及其发明者Noyce一、集成电路技术发展历史一、集成电路技术发展历史n1960 平面化工艺，平面化工艺，SiO2层（光刻）层（光刻）窗
6、口（扩散）窗口（扩散）pn结结n1960 第一个第一个MOSFET(金属金属-氧化物氧化物-半导体场效应晶体半导体场效应晶体 管管)，Kahang及及Atallan1962 制造出包含制造出包含12个晶体管的小规模集成电路个晶体管的小规模集成电路n1963 CMOS(互补型金属互补型金属-氧化物氧化物-半导体场效应晶体半导体场效应晶体 管管)，Wanlass及萨支唐，逻辑电路及萨支唐，逻辑电路n1967 DRAM(动态随机存储器动态随机存储器)，Dennardn1969 多晶硅自对准栅极，多晶硅自对准栅极，Kerwin，有效降低寄生效应有效降低寄生效应一、集成电路技术发展历史一、集成电路技术发
7、展历史n1969 MOCVD（金属有机化学气相淀积），金属有机化学气相淀积），Manasevit及及Simpson，GaAs外延外延 n1971 干法刻蚀，干法刻蚀，Irving，CF4-O2n1971 分子束外延（分子束外延（MBE），），极薄薄膜（原子级）、极薄薄膜（原子级）、精确控制精确控制,CHO等等n1971 微处理器（微处理器（Intel4004,3mmX4mm，含含2300 个个MOS管，管，10m工艺），工艺），Hoff一、集成电路技术发展历史一、集成电路技术发展历史n1982 沟槽隔离，沟槽隔离，Rung，隔离隔离CMOS（取代其它的绝缘取代其它的绝缘 技术）技术）n1989
8、 化学机械抛光，化学机械抛光，Davari，各层介电层全面平坦化各层介电层全面平坦化 （的关键）（的关键）n1993 铜布线，铝在大电流下有严重的电迁移现象铜布线，铝在大电流下有严重的电迁移现象n1999 年的年的 0.18微米工艺、微米工艺、2001年的年的0.13微米、微米、2003年的年的 90纳米（纳米（0.09微米），微米），2005年的年的65纳米（纳米（0.065微微 米）米）n1960s的的25mm(1 英寸），英寸），1970s的的51mm(2英寸），英寸），1980s的的100mm(4英寸），英寸），1990s的的200mm(8英寸），英寸），2000的的 300mm(12
9、英寸），现在英寸），现在400mm(16英寸英寸)二、集成电路技术发展二、集成电路技术发展 的规律与趋势的规律与趋势Drs.G.Moore&S.M.Sze微电子技术的进步微电子技术的进步国际半导体技术路线图国际半导体技术路线图nITRS（International Technology Roadmap for Semiconductor）n由美国半导体工业协会（由美国半导体工业协会（SIA）制定）制定 n按此蓝图，到按此蓝图，到2018年，年，MOS器件的栅长将缩器件的栅长将缩小到小到10nm,电学沟道长度仅为电学沟道长度仅为7nm，单个芯，单个芯片上的晶体管数量将达到片上的晶体管数量将达到1
10、011(1000亿）以上。亿）以上。国际半导体技术路线图国际半导体技术路线图等比例缩小等比例缩小(Scaling-down)定律定律n19741974年由年由DennardDennardn基本指导思想是：保持基本指导思想是：保持MOSMOS器件内器件内部电场不变：部电场不变：恒定电场规律，恒定电场规律，简称简称CECE律律n等比例缩小器件的纵向、横向尺寸，等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高以增加跨导和减少负载电容，提高集成电路的性能集成电路的性能n电源电压也要缩小相同的倍数电源电压也要缩小相同的倍数恒定电场规律恒定电场规律n漏源电流方程：漏源电流方程：n由于由于VD
11、S、(VGS-VTH)、W、L、tox均缩小均缩小了了 倍，倍，Cox增大了增大了 倍，因此，倍，因此，IDS缩小缩小 倍。倍。门延迟时间门延迟时间tpd为：为：n其中其中VDS、IDS、CL均缩小了均缩小了 倍，所以倍，所以tpd也缩小了也缩小了 倍。标志集成电路性能的功耗倍。标志集成电路性能的功耗延迟积延迟积PW tpd则缩小了则缩小了 3倍。倍。恒定电场规律恒定电场规律恒定电场定律的问题恒定电场定律的问题n阈值电压不可能缩的太小阈值电压不可能缩的太小n源漏耗尽区宽度不可能按比例缩源漏耗尽区宽度不可能按比例缩小小n电源电压标准的改变会带来很大电源电压标准的改变会带来很大的不便的不便n保持电
12、源电压保持电源电压Vds和阈值电压和阈值电压Vth不不变，对其它参数进行等比例缩小变，对其它参数进行等比例缩小n按按CV律缩小后对电路性能的提高律缩小后对电路性能的提高远不如远不如CE律，而且采用律，而且采用CV律会使律会使沟道内的电场大大增强沟道内的电场大大增强nCV律一般只适用于沟道长度大于律一般只适用于沟道长度大于1 m的器件，它不适用于沟道长度的器件，它不适用于沟道长度较短的器件。较短的器件。恒定电压等比例缩小规律恒定电压等比例缩小规律(简称简称CV律律)nCE律和律和CV律的折中，实际采用的最多律的折中，实际采用的最多n随着器件尺寸的进一步缩小，强电场、高随着器件尺寸的进一步缩小，强
13、电场、高功耗以及功耗密度等引起的各种问题限制功耗以及功耗密度等引起的各种问题限制了按了按CV律进一步缩小的规则，电源电压必律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而须降低。同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例比例通常小于器件尺寸的缩小比例n器件尺寸将缩小器件尺寸将缩小 倍，而电源电压则只变为倍，而电源电压则只变为原来的原来的/倍倍准恒定电场等比例缩小规则准恒定电场等比例缩小规则(QCE律律)21世纪硅微电子技术的三个主要发展方向世纪硅微电子技术的三个主要发展方向n特征尺寸继续等
14、比例缩小特征尺寸继续等比例缩小n集成电路集成电路(IC)将发展成为系统芯片将发展成为系统芯片(SOC)n微电子技术与其它领域相结合将产生新的微电子技术与其它领域相结合将产生新的产业和新的学科，例如产业和新的学科，例如MEMS、DNA芯片芯片等等微电子技术的三个发展方向微电子技术的三个发展方向第一个关键技术层次：微细加工第一个关键技术层次：微细加工n目前目前90nm、60nm以及以及45nm已开始进已开始进入大生产入大生产(国内：中芯国际国内：中芯国际90nm；部分；部分公司开始研发：公司开始研发：45nm)n32nm技术也已经完成开发，具备大生技术也已经完成开发，具备大生产的条件产的条件微电子
15、器件的特征尺寸继续缩小微电子器件的特征尺寸继续缩小 特征尺寸继续减小特征尺寸继续减小第二个关键技术：互连技术第二个关键技术：互连技术n铜互连已在铜互连已在0.25/0.18um技术代中使技术代中使用；但是在用；但是在0.13um以后，铜互连与以后，铜互连与低介电常数绝缘材料共同使用时的低介电常数绝缘材料共同使用时的可靠性问题还有待继续研究开发可靠性问题还有待继续研究开发微电子器件的特征尺寸继续缩小微电子器件的特征尺寸继续缩小 第三个关键技术第三个关键技术n新型器件结构新型器件结构n新型材料体系新型材料体系n高高K K介质介质n金属栅电极金属栅电极n低低K K介质介质nSOISOI材料材料n应变
16、硅应变硅微电子器件的特征尺寸继续缩小微电子器件的特征尺寸继续缩小 传统的栅结构传统的栅结构传统的栅结构传统的栅结构 重掺杂多晶硅重掺杂多晶硅SiO2 硅化物硅化物 经验关系经验关系:L Tox Xj1/3栅介质的限制 随着随着 t tgategate 的缩小，栅泄漏的缩小，栅泄漏的缩小，栅泄漏的缩小，栅泄漏电流呈指数性增长电流呈指数性增长电流呈指数性增长电流呈指数性增长超薄栅超薄栅氧化层氧化层栅氧化层的势垒栅氧化层的势垒GSD直接隧穿的泄漏电流直接隧穿的泄漏电流栅氧化层厚度小于栅氧化层厚度小于 3nm后后tgate大量的大量的晶体管晶体管 限制：限制：tgate 3 to 2 nm栅介质的限制
17、 栅介质的限制 等效栅介质层的总厚度：等效栅介质层的总厚度：等效栅介质层的总厚度：等效栅介质层的总厚度：Tox 1nm+t栅介质层栅介质层 Tox t多晶硅耗尽多晶硅耗尽 t栅介质层栅介质层 t量子效应量子效应+由多晶硅耗尽效应引起的等效厚度由多晶硅耗尽效应引起的等效厚度由多晶硅耗尽效应引起的等效厚度由多晶硅耗尽效应引起的等效厚度 :t多晶硅耗尽多晶硅耗尽 0.5nm 由量子效应引起的等效厚度由量子效应引起的等效厚度由量子效应引起的等效厚度由量子效应引起的等效厚度:t量子效应量子效应 0.5nm 限制：等效栅介质层的总厚度无法小于限制：等效栅介质层的总厚度无法小于限制：等效栅介质层的总厚度无法
18、小于限制：等效栅介质层的总厚度无法小于1nm1nm1nm1nm随着器件缩小随着器件缩小致亚致亚50纳米纳米寻求介电常数大的高寻求介电常数大的高寻求介电常数大的高寻求介电常数大的高KK材料来替代材料来替代材料来替代材料来替代SiOSiO2 2SiO2无法适应亚无法适应亚50纳米器件的要求纳米器件的要求栅介质的限制SiO2（3.9）SiO2/Si 界面界面硅基集成电路硅基集成电路发展的基石发展的基石得以使微电得以使微电子产业高速子产业高速和持续发展和持续发展SOI技术的特点与优势技术的特点与优势n1 1速度高速度高 ：在相同的特征尺寸下，工作速度可提高：在相同的特征尺寸下，工作速度可提高 30-4
19、030-40；n2 2功耗低：功耗低：在相同的工作速度下，功耗可降低在相同的工作速度下，功耗可降低 50 50 -60-60；n3 3特别适合于小尺寸器件；特别适合于小尺寸器件；n4 4特别适合于低压、低功耗电路；特别适合于低压、低功耗电路；n5 5集成密度高集成密度高 ：封装密度提高约封装密度提高约4040；n6 6低成本：低成本：最少少用三块掩模版，减少最少少用三块掩模版，减少13%-20%13%-20%（3030）的工序；）的工序；n7 7耐高温环境：耐高温环境：工作温度工作温度300-500300-500；n8 8抗辐照特性好：抗辐照特性好：是体硅器件的是体硅器件的50-10050-1
20、00倍。倍。应变应变Si技术技术集成电路的特有工艺 a隔离扩散隔离扩散n目目的的：形形成成穿穿透透外外延延层层的的P+（N+）隔隔离离墙墙,将将外外延延层层分分割割成成若若干干彼彼此此独独立立的的隔隔离离“岛岛”。电电路路中中相相互互需需要要隔隔离离的的晶晶体体管管和和电电阻阻等等元元件件分分别别做做在在不不同同的的隔隔离离岛上。岛上。n工工作作时时：P+接接低低电电压压（接接地地），N型型隔隔离离岛岛接接高高电电压。压。n元元件件间间的的隔隔离离：两两个个背背靠靠背背的的反反向向PN结结-PN结结隔隔离离。三、微电子器件与集成电路三、微电子器件与集成电路 制造工艺简介制造工艺简介 集成电路的
21、特有工艺集成电路的特有工艺b.埋层扩散埋层扩散n集集电电极极引引线线从从正正面面引引出出，从从集集电电极极到到发发射射极极的的电电流流必必须须从从高高阻阻的的外外延延层层流流过过，这这相相当当于于在在体体内内引引入入了了一一个个大的串联电阻，导致饱和压降增大。大的串联电阻，导致饱和压降增大。n低低阻阻埋埋层层（N+型型薄薄层层）:有有效效降降低低了了集集电电区区的的串串联联电电阻阻。四、本课程的主要内容四、本课程的主要内容n1.衬底制备衬底制备单晶生长单晶生长；晶片的切、磨、抛；晶片的切、磨、抛；n2.薄膜技术薄膜技术氧化、外延、蒸发；氧化、外延、蒸发；n3.掺杂技术掺杂技术扩散、离子注入；扩
22、散、离子注入；n4.图形加工图形加工制版、光刻（曝光、腐蚀）；制版、光刻（曝光、腐蚀）；五、本课程教学内容的特点五、本课程教学内容的特点 n1侧重原理阐述；侧重原理阐述；n2硅材料；硅材料；n3平面工艺。平面工艺。六、参考书六、参考书nStephen A.Campbell,微微电电子子制制造造科科学学学学原原理理与与工工程程技术技术,电子工业出版社，电子工业出版社，2003年年1月。月。n施敏，超大规模集成电路技术，科学出版社施敏，超大规模集成电路技术，科学出版社n施施敏敏，半半导导体体器器件件物物理理与与工工艺艺（第第二二版版），苏苏州州大大学出版社学出版社n黄黄汉汉尧尧，李李乃乃平平，半半导导体体器器件件工工艺艺原原理理，上上海海科科技技出版社出版社n庄庄同同曾曾，集集成成电电路路制制造造工工艺艺-原原理理与与实实践践，电电子子工工业出版社业出版社 n厦门大学，半导体器件工艺原理，人民教育出版社厦门大学，半导体器件工艺原理，人民教育出版社n李李乃乃平平，微微电电子子器器件件工工艺艺，华华中中理理工工大大学学，1987年年10月月