集成电路特定工艺优秀PPT.ppt

《集成电路特定工艺优秀PPT.ppt》由会员分享，可在线阅读，更多相关《集成电路特定工艺优秀PPT.ppt（63页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、集成电路特定工艺集成电路特定工艺第一页，本课件共有63页2022/12/7集成电路设计基础2上次课内容第第3章章 集成电路工艺简介集成电路工艺简介 3.1 引言引言 3.2 外延生长工艺外延生长工艺 3.3 掩模的制版工艺掩模的制版工艺 3.4 光刻工艺光刻工艺 3.5 掺杂工艺掺杂工艺 3.6 绝缘层形成工艺绝缘层形成工艺 3.7 金属层形成工艺金属层形成工艺第二页，本课件共有63页2022/12/7集成电路设计基础3本次课内容第第4章章 集成电路特定工艺集成电路特定工艺 4.1 引言引言 4.2 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺 4.3 MESFET工艺与工艺与HE

2、MT工艺工艺 4.4 CMOS集成电路的基本制造工艺集成电路的基本制造工艺 4.5 BiCMOS集成电路的基本制造工艺集成电路的基本制造工艺第三页，本课件共有63页2022/12/7集成电路设计基础4 所谓 特特定定工工艺艺，常常是指以一种材料为衬底、一种或几种类型的晶体管为主要的有源器件；辅以一定类型的无源器件；以特定的简单电路为基本单元；形成应用于一个或多个领域中各种电路和系统的工艺。4.1 4.1 引言引言第四页，本课件共有63页2022/12/7集成电路设计基础5特定工艺 这些特定工艺包括：硅硅基基的的双双极极型型工工艺艺、CMOSCMOS、BiCMOSBiCMOS、锗锗硅硅HBTHB

3、T工工艺艺和和BiCMOSBiCMOS工工艺艺，SOISOI材材料料的的CMOSCMOS工工艺艺，GaAsGaAs基基/InP/InP基基的的MESFETMESFET工工艺艺、HEMTHEMT工工艺艺和和HBTHBT工工艺艺等等。目目前前应应用用最最广广泛泛的的特特定定工工艺艺是是CMOSCMOS工工艺艺。在在CMOSCMOS工工艺艺中中，又又可可细细分分为为DRAMDRAM工工艺艺、逻逻辑辑工艺、模拟数字混合集成工艺，工艺、模拟数字混合集成工艺，RFICRFIC工艺等工艺等。第五页，本课件共有63页2022/12/7集成电路设计基础64.2 4.2 双极型集成电路的基本制造工艺双极型集成电路

4、的基本制造工艺 在双双极极型型集集成成电电路路的基本制造工艺中，要不断地进行光刻、扩散、氧化光刻、扩散、氧化的工作。典型的PN结隔离的掺掺金金TTLTTL电电路路工艺流程图如下图所示。第六页，本课件共有63页2022/12/7集成电路设计基础7典型PN结隔离掺金TTL电路工艺流程图第七页，本课件共有63页2022/12/7集成电路设计基础8双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤（1）衬底选择衬底选择 对于典型的PNPN结结隔隔离离双极集成电路，衬底一般选用 P型硅。芯片剖面如图。第八页，本课件共有63页2022/12/7集成电路设计基础9双极型集成电路基本制造工艺步骤双极

5、型集成电路基本制造工艺步骤（2 2）第一次光刻第一次光刻NN+隐埋层扩散孔隐埋层扩散孔光刻光刻 一般来讲，由于双极型集成电路中各元器件均从上表面实现互连，所以为了减少寄生的集电极串串联联电电阻阻效效应应，在制作元器件的外延层和衬底之间需要作NN+隐埋层隐埋层。第九页，本课件共有63页2022/12/7集成电路设计基础10第第一一次次光光刻刻N N+隐隐埋埋层层扩扩散散孔孔光光刻刻 从上表面引出第第一一次次光光刻刻的掩掩模模版版图图形形及隐埋层扩散隐埋层扩散后的芯片剖面芯片剖面见图。第十页，本课件共有63页2022/12/7集成电路设计基础11双极型集成电路基本制造工艺步骤双极型集成电路基本制造

6、工艺步骤（3）外延层淀积外延层淀积 外延层淀积外延层淀积时应该考虑的设计参数设计参数主要有：外延层电阻率epi和外延层厚度Tepi。外延层淀积后的芯片剖面如图。第十一页，本课件共有63页2022/12/7集成电路设计基础12双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤（4 4）第二次光刻）第二次光刻P+隔离扩散孔光刻隔离扩散孔光刻 隔隔离离扩扩散散的目的是在硅衬底上形成许多孤立的外外延延层层岛岛，以实现各元件间的电隔离电隔离。目前最常用的隔离方法是反反偏偏PNPN结结隔隔离离。一般P型衬底接最负电位，以使隔离结处于反偏，达到各岛间电隔离各岛间电隔离的目的。第十二页，本课件共有6

7、3页2022/12/7集成电路设计基础13第第 二二 次次 光光 刻刻P P+隔隔 离离 扩扩 散散 孔孔 光光 刻刻 隔离扩散孔的掩模版图形及隔离扩散后的芯片剖面图如图所示。第十三页，本课件共有63页2022/12/7集成电路设计基础14双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（5 5）第三次光刻）第三次光刻P型基区扩散孔光刻型基区扩散孔光刻 基区扩散孔的掩模版图形及基区扩散后的芯片剖面图如图所示。第十四页，本课件共有63页2022/12/7集成电路设计基础15双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（6 6）第四次光刻）第四次光刻N+发射区扩

8、散孔光刻发射区扩散孔光刻 此次光刻还包括集电极、N型电阻的接触孔和外延层的反偏孔。第十五页，本课件共有63页2022/12/7集成电路设计基础16第四次光刻第四次光刻N N+发射区扩散孔光刻发射区扩散孔光刻 NN+发射区扩散孔发射区扩散孔的掩模图形及N+发射区扩散后的芯片剖面图芯片剖面图如图所示。第十六页，本课件共有63页2022/12/7集成电路设计基础17双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤（7）第五次光刻第五次光刻引线接触孔光刻引线接触孔光刻 此次光刻的掩模版图形如图所示。第十七页，本课件共有63页2022/12/7集成电路设计基础18双极型集成电路的基本制造

9、工艺步骤双极型集成电路的基本制造工艺步骤（8 8）第六次光刻）第六次光刻金属化内连线光刻金属化内连线光刻 反刻铝反刻铝形成金属化内连线后的芯片复合图芯片复合图及剖面图剖面图如图。第十八页，本课件共有63页2022/12/7集成电路设计基础19 4.3 MESFET4.3 MESFET工艺与工艺与HEMTHEMT工艺工艺MESFET是是第一代GaAs晶体管 类型和工艺标识，是 GaAs 单片集成电路技术的基础，现在是 GaAs VLSI 的主导工艺主导工艺。HEMT工艺是最先进的GaAs集成电路工艺。MESFET和和HEMT两者的工作原理和工艺制造基础基本相同。第十九页，本课件共有63页2022

10、/12/7集成电路设计基础20MESFETMESFET工艺工艺下图将示出GaAs MESFET的基本结构。在半绝缘(Semi-isolating，s.i.)GaAs衬底上的N型GaAs 薄层为有源层。这一层可以采用液液相相外外延延(LPE)(LPE)、汽汽相相外外延延(VPE)(VPE)或或分分子子束束外外延延(MBE)(MBE)三种外延方法沉积形成，也可以通过离离子子注注入入形成。第二十页，本课件共有63页2022/12/7集成电路设计基础21MESFETMESFET工艺工艺第二十一页，本课件共有63页2022/12/7集成电路设计基础22MESFETMESFET工艺工艺 （1）有源层上面两

11、侧的金属层通常是金锗合金,通过沉积形成,与有源层形成源极和漏极的欧姆接触。这两个接触区之间的区域定义出有有源源器器件件,即MESFET的电流沟道。MESFET通常具有对称的源漏结构。沟道中间区域上的金属层通常是金或合金,与有源层形成栅极的肖特基接触。第二十二页，本课件共有63页2022/12/7集成电路设计基础23 MESFETMESFET工艺工艺（2）由于肖肖特特基基势势垒垒的耗尽区延伸进入有源层，使得沟道的厚度变薄。根据零偏压情况下沟道夹断的状况，可形成两种类型的两种类型的MESFETMESFET：增强型和耗尽型增强型和耗尽型。对于增增强强型型MESFETMESFET，由于内在电势形成的耗

12、尽区延伸到有源区的下边界，沟道在零偏压情况下是断开的。而耗耗尽尽型型MESFETMESFET的耗尽区只延伸到有源区的某一深度，沟道为在零偏压情况下是开启的。第二十三页，本课件共有63页2022/12/7集成电路设计基础24MESFETMESFET工艺工艺（3）在在栅栅极极加加电电压压，内部的电势就会被增强或减弱，从而使沟道的深度和流通的电流得到控制。作为控制端的栅极对MESFET的性能起着重要的作用。由于控控制制主主要要作作用用于栅极下面的区域，所以，栅栅长长即即栅栅极极金金属属层层从从源源极极到到漏漏极极方方向向上上的的尺尺寸寸，是是MESFETMESFET技术的重要参数技术的重要参数。常规

13、情况下，栅栅长长越越短短，器器件件速速度度越越快快。栅长为0.2m的MESFET的截止频率约为50GHz。迄今为止，栅长已减小到100nm的尺度。第二十四页，本课件共有63页2022/12/7集成电路设计基础25MESFETMESFET工艺的效果工艺的效果与HEMTHEMT工艺工艺相比，相对简单和成熟的MESFETMESFET工艺工艺使得 光通信中高速低功率光通信中高速低功率VLSI VLSI 的实现成为可能。第二十五页，本课件共有63页2022/12/7集成电路设计基础26高电子迁移率晶体管（高电子迁移率晶体管（HEMTHEMT）在N型掺杂的GaAs 层中，电子漂移速度电子漂移速度主要受限于

14、电子与施主的碰撞。要减小碰撞机会应减小掺减小掺杂浓度杂浓度（最好没有掺杂），但同时希望在晶体结构中存在大量可高速迁移的电子，这就是高高电子迁移率晶体管（电子迁移率晶体管（HEMTHEMT）的原创思路。由于在晶体结构中存在大量可高速迁移电子，HEMT早期也被称为二维电子气场效应管（二维电子气场效应管（TEGFETTEGFET）。）。第二十六页，本课件共有63页2022/12/7集成电路设计基础27HEMTHEMT工艺工艺HEMT也属于FET的一种，它有与MESFET相似的结构。HEMT与MESFET之间的主要区别在于主要区别在于有源层有源层。第二十七页，本课件共有63页2022/12/7集成电路

15、设计基础28简单的简单的HEMTHEMT的层结构的层结构 第二十八页，本课件共有63页2022/12/7集成电路设计基础29HEMT工艺一种简单的HEMT有如上图所示的结构。在s.i.GaAs衬底上，一层薄的没有掺杂的GaAs层被一层薄（50-100nm）N掺杂的AlGaAs层覆盖，然后在其上面，再形成肖特基栅极、源极与漏极欧姆接触。由于AlGaAs（1.74 eV）和GaAs（1.43 eV）的禁带不同，在AlGaAs层的电子将会进入没掺杂的GaAs层，并留在AlGaAs/GaAs相结处附近，以致形成二维的电子气二维的电子气（2DEG2DEG）。第二十九页，本课件共有63页2022/12/7

16、集成电路设计基础30HEMTHEMT工艺工艺根据图结构HEMT栅极下AlGaAs层的厚度与掺杂浓度，其类型可为增强型或耗尽型类型可为增强型或耗尽型，即自然断开和自然开启。对器件的测量表明，相对于掺杂的MESFET层，它有更强的电子移动能力。第三十页，本课件共有63页2022/12/7集成电路设计基础31HEMTHEMT的性能和发展的性能和发展由于HEMTHEMT的优秀性能的优秀性能，这类器件近十年有了广泛的发展。它在许多方面取得进展，如减小栅长，优化水平和垂直结构，改善2DEG限制结构及原料系统。HEMT传输的频率频率f fT T随栅长减小而增加随栅长减小而增加，栅长越短栅长越短则则GaAsG

17、aAs场效应管速度越快场效应管速度越快，至今先进HEMT工艺的栅长小于0.2m，实验室水平小于0.1m，但同时要考虑光刻分辨率光刻分辨率以及减小栅长带来的栅极电栅极电阻增大的问题阻增大的问题。栅长小于0.3m可考虑采用蘑菇型蘑菇型即即T T型栅极型栅极。第三十一页，本课件共有63页2022/12/7集成电路设计基础324.4 CMOS4.4 CMOS集成电路的基本制造工艺集成电路的基本制造工艺 CMOSCMOS工艺技术工艺技术是当代VLSI工艺的主流工艺技主流工艺技术术，它是在PMOS与NMOS工艺基础上发展起来的。其特点特点是将NMOS器件与PMOS器件同时制作在同一硅衬底上。CMOSCMO

18、S工艺技术工艺技术一般可分为三类三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺第三十二页，本课件共有63页2022/12/7集成电路设计基础33P P阱阱CMOSCMOS工艺工艺 P P阱阱CMOSCMOS工艺工艺以N型单晶硅为衬底，在其上制作P阱。NMOS管做在P阱内，PMOS管做在N型衬底上。P阱工艺包括用离子注入或扩散的方法在N型衬底中掺进浓度足以中和N型衬底并使其呈P型特性的P型杂质，以保证P沟道器件的正常特性。第三十三页，本课件共有63页2022/12/7集成电路设计基础34P P阱阱CMOSCMOS工艺工艺 P P阱杂质浓度阱杂质浓度的典型值要比N型衬底中的高510

19、倍才能保证器件性能。然而P阱的过度掺杂过度掺杂会对N沟道晶体管产生有害的影响，如提高了背栅偏置的灵敏度，增加了源极和漏极对P阱的电容等。第三十四页，本课件共有63页2022/12/7集成电路设计基础35P P阱阱CMOSCMOS工艺工艺 电连接时，P阱接最负电位，N衬底接最正电位，通过反向偏置的PN结实现PMOS器件和NMOS器件之间的相互隔离相互隔离。P P阱阱CMOSCMOS芯片剖面示意图芯片剖面示意图见下图。第三十五页，本课件共有63页2022/12/7集成电路设计基础36N N阱阱CMOSCMOS工艺工艺 NN阱阱CMOSCMOS正好和正好和P P阱阱CMOSCMOS工艺工艺相反相反，

20、它是在P型衬底上形成N阱。因为N沟道器件是在P型衬底上制成的，这种方法与标准的这种方法与标准的NN沟道沟道MOS(NMOS)MOS(NMOS)的工艺是兼容的。的工艺是兼容的。在这种情况下，NN阱中和了阱中和了P P型衬底型衬底，P沟道晶体管会受到过渡掺杂的影响。第三十六页，本课件共有63页2022/12/7集成电路设计基础37N N阱阱CMOSCMOS工艺工艺 早期的CMOS工艺的N阱工艺和P阱工艺两者并存发展。但由于NN阱阱CMOSCMOS中中NMOSNMOS管直接在管直接在P P型硅衬底上制作型硅衬底上制作，有利于发挥NMOS器件高速的特点，因此成为常用工艺常用工艺 。第三十七页，本课件共

21、有63页2022/12/7集成电路设计基础38N阱CMOS芯片剖面示意图NN阱阱CMOSCMOS芯片剖面示意图见下图。第三十八页，本课件共有63页2022/12/7集成电路设计基础39双阱双阱CMOSCMOS工艺工艺 随着工艺的不断进步，集成电路的线条尺寸线条尺寸不断缩小，传统的单阱工艺有时已不满足要求，双阱工艺应运而生。第三十九页，本课件共有63页2022/12/7集成电路设计基础40双阱双阱CMOSCMOS工艺工艺通常双阱通常双阱CMOSCMOS工艺采用的原始材料是工艺采用的原始材料是在在NN+或或P P+衬底上外延一层轻掺杂的外延衬底上外延一层轻掺杂的外延层，然后用离子注入的方法同时制作

22、层，然后用离子注入的方法同时制作NN阱阱和和P P阱。阱。第四十页，本课件共有63页2022/12/7集成电路设计基础41双阱双阱CMOSCMOS工艺工艺使用双阱工艺不但可以提高器件密度提高器件密度，还可以有效的控制寄生晶体管的影响，抑制闩锁现象。第四十一页，本课件共有63页2022/12/7集成电路设计基础42双阱CMOS工艺主要步骤 双阱双阱CMOSCMOS工艺主要步骤工艺主要步骤如下：（1）衬底准备：衬底氧化，生长Si3N4。（2）光刻P阱，形成阱版，在P阱区腐蚀Si3N4，P阱注入。（3）去光刻胶，P阱扩散并生长SiO2。（4）腐蚀Si3N4，N阱注入并扩散。（5）有源区衬底氧化，生长

23、Si3N4，有源区光刻 和腐蚀，形成有源区版。（6）N管场注入光刻，N管场注入。第四十二页，本课件共有63页2022/12/7集成电路设计基础43双阱CMOS工艺主要步骤（7）场区氧化，有源区Si3N4和SiO2腐蚀，栅 氧化，沟道掺杂（阈值电压调节注入）。（8）多晶硅淀积、掺杂、光刻和腐蚀，形成 多晶硅版。（9）NMOS管光刻和注入硼，形成N+版。（10）PMOS管光刻和注入磷，形成P+版。（11）硅片表面生长SiO2薄膜。（12）接触孔光刻，接触孔腐蚀。（13）淀积铝，反刻铝，形成铝连线。第四十三页，本课件共有63页2022/12/7集成电路设计基础44MOSMOS工艺的自对准结构工艺的自

24、对准结构自对准自对准是一种在圆晶片上用单个掩模形成不同用单个掩模形成不同区域的多层结构的技术，它消除了用多片掩模区域的多层结构的技术，它消除了用多片掩模所引起的对准误差所引起的对准误差。在电路尺寸缩小时，这种有力的方法用得越来越多。有许多应用这种技术的例子，例子之一是在多晶硅栅MOS工艺中，利用多晶硅栅极对栅氧化层的掩蔽作用，可以实现自对准的源极和漏极的离子注入，如图所示。第四十四页，本课件共有63页2022/12/7集成电路设计基础45自对准工艺 示意图 第四十五页，本课件共有63页2022/12/7集成电路设计基础46自对准工艺上图中可见形成了图形的多晶硅条多晶硅条用作离子注入工序中的掩模

25、掩模，用自己的“身体”挡住离子向栅极下结构（氧化层和半导体）的注入，同时使离子对半导体的注入正好发生在它的两侧两侧，从而实现了自对准自对准。而且原来呈半绝缘的多晶硅本身在大量注入后变成低电阻率的导电体低电阻率的导电体。可见多晶硅的应用实现“一箭三雕一箭三雕”之功效。第四十六页，本课件共有63页2022/12/7集成电路设计基础474.5 BiCMOS4.5 BiCMOS集成电路的基本制造工艺集成电路的基本制造工艺 BiCMOSBiCMOS工艺技术工艺技术是将双极与将双极与CMOSCMOS器器件制作在同一芯片上，这样就结合了双件制作在同一芯片上，这样就结合了双极器件的高跨导、强驱动和极器件的高跨

26、导、强驱动和CMOSCMOS器件器件高集成度、低功耗的优点高集成度、低功耗的优点，使它们互相取长补短、发挥各自优点，从而实现高高速、高集成度、高性能的超大规模集成速、高集成度、高性能的超大规模集成电路电路。第四十七页，本课件共有63页2022/12/7集成电路设计基础48BiCMOS工艺分类 BiCMOSBiCMOS工艺技术工艺技术大致可以分为两类分为两类：分别是以CMOS工艺为基础的BiCMOS工艺和以双极工艺为基础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。第四十八

27、页，本课件共有63页2022/12/7集成电路设计基础49以以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺以P阱CMOS工艺为基础是指在标准的CMOS工艺流程中直接构造双极晶体管，或者通过添加少量的工艺步骤实现所需的双极晶体管结构。下图为通过标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图。第四十九页，本课件共有63页2022/12/7集成电路设计基础50标准P阱CMOS工艺实现的NPN晶体管的剖面结构示意图第五十页，本课件共有63页2022/12/7集成电路设计基础51标准 P阱CMOS 工艺结构特点 这种结构的缺点是：（1）由于NPN晶体管的基区

28、在P阱中，所以基 区的厚度太大，使得电流增益变小；（2）集电极的串联电阻很大，影响器件性能；（3）NPN管和PMOS管共衬底，使得NPN管只 能接固定电位，从而限制了NPN管的使用。第五十一页，本课件共有63页2022/12/7集成电路设计基础52以以N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺N阱CMOS-NPN体硅衬底结构剖面图第五十二页，本课件共有63页2022/12/7集成电路设计基础53N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺 N阱CMOS工艺为基础的BiCMOS工艺与以P阱CMOS工艺为基础的BiCMO

29、S工艺相比，优点包括优点包括：（1）工艺中添加了基区掺杂的工艺步骤，这样就形成了较薄的基区，提高了NPN晶体管的性能；第五十三页，本课件共有63页2022/12/7集成电路设计基础54N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺（2）制作NPN管的N阱将NPN管与衬底自然隔开，这样就使得NPN晶体管的各极均可以根据需要进行电路连接，增加了NPN晶体管应用的灵活性。第五十四页，本课件共有63页2022/12/7集成电路设计基础55N N阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS工艺工艺 它它的的缺缺点点是：NPN管的集电极串联电阻还

30、是太大，影响双极器件的驱动能力。如果以P+-Si为衬底，并在N阱下设置N+隐埋层，然后进行P型外延，可使NPN管的集电极串联电阻减小56倍，还可以使CMOS器件的抗闩锁性能大大提高。其结构如下图。第五十五页，本课件共有63页2022/12/7集成电路设计基础56N阱CMOS-NPN外延衬底结构剖面图 第五十六页，本课件共有63页2022/12/7集成电路设计基础57双极工艺为基础的双极工艺为基础的BiCMOSBiCMOS工艺工艺（1）以CMOS工艺为基础的BiCMOSBiCMOS工艺工艺中，影响BiCMOS电路性能的主要是双极型器件主要是双极型器件。显然，若以双极工艺为基础，对提高双极型器件的

31、性能是有利的。（2）这种结构克服了以克服了以P P阱阱CMOSCMOS工艺为基础的工艺为基础的BiCMOSBiCMOS结构的缺点结构的缺点，而且还可以用此工艺获得而且还可以用此工艺获得对高压、大电流很有用的纵向对高压、大电流很有用的纵向PNPPNP管和管和LDMOSLDMOS及及VDMOSVDMOS结构，以及在模拟电路中十分有用的结构，以及在模拟电路中十分有用的I I2 2L L等器件结构。等器件结构。第五十七页，本课件共有63页2022/12/7集成电路设计基础58三种以三种以PNPN结隔离双极型工艺为基础的结隔离双极型工艺为基础的P P阱阱BiCMOSBiCMOS器器件结构剖面图件结构剖面

32、图 ：第五十八页，本课件共有63页2022/12/7集成电路设计基础59以双极工艺为基础的双阱以双极工艺为基础的双阱BiCMOSBiCMOS工艺工艺这种结构的特点是采用NN及及P P双埋层双双埋层双阱结构阱结构，采用薄外延层薄外延层来实现双极器件的高截止频率高截止频率和窄隔离宽度窄隔离宽度。此外，利用CMOS工艺的第二层多晶硅第二层多晶硅做双极器件的多晶硅发射极，不必增加工艺就能形成浅结和小尺寸发射极浅结和小尺寸发射极。第五十九页，本课件共有63页2022/12/7集成电路设计基础60双埋层双阱Bi-CMOS工艺器件结构剖面图 以双极工艺为基础的双埋层双阱Bi-CMOS工艺的器件结构剖面图第六十页，本课件共有63页2022/12/7集成电路设计基础61预习下节课：第5章 集成电路版图设计第六十一页，本课件共有63页2022/12/7集成电路设计基础62本小节结束 (162)谢谢!第六十二页，本课件共有63页2022/12/7集成电路设计基础63第六十三页，本课件共有63页