《第六章总线技术1.ppt》由会员分享，可在线阅读，更多相关《第六章总线技术1.ppt（98页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、1第六章第六章总线技术总线技术2本章内容提要本章内容提要本章内容提要本章内容提要本章主要介本章主要介绍总线的基本知的基本知识（特点、（特点、传输方式、分方式、分类、规范与指范与指标）总线判决与握手信号判决与握手信号PC系列微机的系系列微机的系统总线（8位位PC总线、ISA、EISA、PCI）微机中常用通信微机中常用通信总线（ATA、SCSI、USB、1394）3第一节第一节概述概述4一、总线的特点一、总线的特点一、总线的特点一、总线的特点一、一、总线的特点的特点1、什么是、什么是总线所所谓总线就是所有模就是所有模块或或设备共同使用的共同使用的公共信公共信息通路息通路，每个模，每个模块或或设备都
2、通都通过开关开关电路与路与总线上的上的相相应信号相信号相连。总线上的模上的模块或或设备采用采用分分时方式方式，轮流交替使流交替使用用总线，同一同一时刻只能有一个模刻只能有一个模块向向总线发送信息，送信息，允允许多个模多个模块同同时接收接收总线上的信息上的信息。2、总线的特点的特点采用采用总线结构有构有许多多优点，但也有缺点。点，但也有缺点。5一、总线的特点（续）一、总线的特点（续）一、总线的特点（续）一、总线的特点（续）优点：点：简化了系化了系统结构，便于系构，便于系统设计制造；制造；减少了减少了传输线数目，便于布数目，便于布线，减小体，减小体积，提高了系，提高了系统的可的可靠性；靠性；便于接
3、口便于接口设计，所有与，所有与总线连接的接的设备均采用均采用类似接口；似接口；便于系便于系统扩充、更新与灵活配置，易于充、更新与灵活配置，易于实现系系统模模块化；化；便于便于设备的的软件件设计，所有接口的，所有接口的软件就是件就是对不同的口地址不同的口地址进行操作；行操作；便于故障便于故障诊断与断与维修，同修，同时也降低了成本。也降低了成本。缺点：缺点：部件或部件或设备间信息信息传输率受率受总线带宽的限制（的限制（带宽已定，无已定，无法改法改变）；）；总线一旦出一旦出现故障，故障，则依依赖该总线的系的系统会陷于会陷于瘫痪。6二、总线分类二、总线分类二、总线分类二、总线分类二、二、总线分分类1、
4、按、按传输信息的方向性分，有信息的方向性分，有单向向总线，如地址，如地址总线，部分，部分控制控制总线等；双向等；双向总线，如数据，如数据总线。2、按信息按信息线的功能分，有地址、数据、控制的功能分，有地址、数据、控制总线等；控制等；控制总线包括：包括：Memory与与I/O控制信号，控制信号，总线请求、裁决、响求、裁决、响应等，等，中断中断请求、响求、响应等。等。3、按、按总线层次分，有片内次分，有片内总线，片，片间总线，板内，板内总线，全局，全局总线，局部，局部总线，背板，背板总线，内部，内部总线和外部和外部总线等。等。4、按、按传输信息的形式分，有并行信息的形式分，有并行总线和串行和串行总
5、线等。等。下面介下面介绍一下局部一下局部总线，系，系统总线和通信和通信总线等。等。7二、总线分类（续）二、总线分类（续）二、总线分类（续）二、总线分类（续）局部局部总线介于介于CPU总线和系和系统总线之之间。具有高速。具有高速传输数据数据的能力。分的能力。分为专用局部用局部总线VESA(VideoElectronicsStandardsAssociation)总线PCI总线系系统总线系系统内部各部件（插板）之内部各部件（插板）之间进行行连接和接和传输信息信息的一的一组信号信号线。如：如：ISA总线、VME总线等等8二、总线分类（续）二、总线分类（续）二、总线分类（续）二、总线分类（续）通信通信
6、总线（也称（也称为设备总线或外或外总线）系系统之之间或系或系统与外与外设之之间进行行连接和接和传输信息的信息的一一组信号信号线。如：如：RS232C、USB接口等接口等9二、总线分类（续）二、总线分类（续）二、总线分类（续）二、总线分类（续）数据数据总线用于用于传输数据，双向三数据，双向三态。宽度有度有8位、位、16位、位、32位、位、64位等位等地址地址总线用于用于传输地址，地址，单向三向三态。宽度有度有8位、位、16位、位、24位、位、32位等位等控制控制总线用于用于传输控制和状控制和状态信息。信息。电源和地源和地线确定确定电源种源种类及地及地线分布和用法。有分布和用法。有 12V、5V、
7、3.3V等等10总线的层次结构总线的层次结构总线的层次结构总线的层次结构11三、总线的标准化和总线规范三、总线的标准化和总线规范三、总线的标准化和总线规范三、总线的标准化和总线规范三、三、总线的的标准化和准化和总线规范范1、总线标准化可以达到：准化可以达到：部件或模部件或模块的兼容性和互的兼容性和互换性；性；保保护用用户的投的投资，与，与总线兼容的模兼容的模块仍可使用。仍可使用。2、总线规范范规定以下性能定以下性能功能方面：功能方面：规定定总线的的应用范用范围，目，目标，总线部件的构成、部件的构成、性能，性能，总线传输过程以及程以及错误恢复等。恢复等。电气性能：气性能：规定在定在电气性能上的基
8、本要求，如基本气性能上的基本要求，如基本时序，序，信号之信号之间的延的延时要求等。要求等。机械性能：机械性能：规定了定了连接器的机械接器的机械规范，如尺寸、插范，如尺寸、插头大小、大小、形状等。形状等。任任选性能：描述了性能：描述了总线的的选择实现的功能（不是必需的）。的功能（不是必需的）。12四、总线的性能指标四、总线的性能指标四、总线的性能指标四、总线的性能指标四、四、总线的性能指的性能指标总线宽度度数据数据总线的位数，如的位数，如8位位/16位位/32位位/64位等。位等。总线越越宽，传输速度就越快，即数据吞吐量就越大。速度就越快，即数据吞吐量就越大。总线传输速率速率在在总线上每秒上每秒
9、传输的最大字的最大字节数（数（MB/s）或比特数或比特数（Mb/s）。）。总线的的时钟频率率总线工作工作频率。是影响率。是影响总线传输速率的主要因素之速率的主要因素之一。如：一。如：ISA（8MHz），），PCI（033MHz）等。）等。13四、总线的性能指标（续）四、总线的性能指标（续）四、总线的性能指标（续）四、总线的性能指标（续）总线定定时协定（定（总线同步方式）同步方式）即即总线上采用同步上采用同步还是异步定是异步定时。取决于两个模。取决于两个模块间约定的定的协议。有同步、异步、半同步和分离式。有同步、异步、半同步和分离式协议。同步方式同步方式同步同步严格按系格按系统时钟的定的定时进行
10、主、从模行主、从模块之之间的的传输操作。操作。异步异步采用采用应答式答式传输技技术，传输周期可能周期可能较长。传输速速率率较慢。慢。14四、总线的性能指标（续）四、总线的性能指标（续）四、总线的性能指标（续）四、总线的性能指标（续）多路复用多路复用地址地址线和数据和数据线共用一共用一组物理物理线负载能力能力可可简单的表示的表示为所所连接的接的电路插板的数量路插板的数量信号信号线数数总线控制方式控制方式传输方式，方式，总线仲裁方式，中断分配方式，仲裁方式，中断分配方式，设备自自动配置等配置等其他性能其他性能电源源电压（5V或或3.3V），），数据数据宽度是否度是否扩展等。展等。15第二节第二节总
11、线裁决与握手技术总线裁决与握手技术16一、一、一、一、总线传输过程总线传输过程总线传输过程总线传输过程1、总线主主设备和从和从设备总线主主设备（主模（主模块）：）：指能指能获得得总线控制控制权的的设备，并启，并启动和控制和控制总线上上的数据的数据传输，发出地址和出地址和读/写控制命令。如写控制命令。如CPU、DMA控制器，其他外控制器，其他外围处理器（理器（IO处理器、理器、协处理器等）。理器等）。总线从从设备（从模（从模块）指不具指不具备总线控制能力的控制能力的设备，但能，但能对主主设备提提 出的数据出的数据请求作出响求作出响应，接受主，接受主设备发出的地址出的地址 和和读写命令并写命令并执
12、行相行相应的操作。如内存、的操作。如内存、I/OI/O接口。接口。17一、总线传输过程（续）一、总线传输过程（续）一、总线传输过程（续）一、总线传输过程（续）2、总线数据数据传输周期周期系系统总线上的数据是在主模上的数据是在主模块（主（主设备）的控制）的控制下下进行的，主模行的，主模块有控制有控制总线的能力，的能力，总线完成一次完成一次数据数据传输分分为4个个阶段：段：1.申申请阶段段欲使用欲使用总线的主模的主模块提出申提出申请，总线仲裁器确定把仲裁器确定把下一个下一个传输周期的周期的总线使用使用权指配指配给那个模那个模块。2.寻址址阶段段获得得总线使用使用权的主模的主模块发出存出存储器地址或
13、器地址或I/O端口端口地址，使从模地址，使从模块启启动。18一、总线传输过程（续）一、总线传输过程（续）一、总线传输过程（续）一、总线传输过程（续）3.数据数据传输阶段段主模主模块和从模和从模块之之间进行数据行数据传输。4.结束束阶段段主从模主从模块的有关信息均从系的有关信息均从系统总线上撤除，上撤除，让出出总线。设备1设备4设备2设备3设备1设备3阶段一：总线请求和仲裁阶段阶段二：寻址阶段阶段三：数据传输阶段阶段四：结束阶段20二、总线仲裁与裁决技术二、总线仲裁与裁决技术二、总线仲裁与裁决技术二、总线仲裁与裁决技术若一个若一个总线上有多个主上有多个主设备时，就需要，就需要总线裁决器裁决器进行
14、裁决，判定由哪个主行裁决，判定由哪个主设备来控制来控制总线，以免，以免发生生总线冲突。裁决冲突。裁决对串行、并行串行、并行总线又有不同的方又有不同的方法。法。对串行串行总线，有令牌，有令牌总线和冲突和冲突检测裁决裁决对并行并行总线，有集中仲裁和分布仲裁，有集中仲裁和分布仲裁21二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）令牌令牌总线令牌方式是一种不会令牌方式是一种不会发生生总线冲突的方式。令牌向冲突的方式。令牌向下一个主下一个主设备传递，没有取得令牌的主，没有取得令牌的主设备，就没，就没有有总线占有占有权。获得令牌的主得令牌的
15、主设备只能只能进行一次行一次总线传输。缺点是效率低。缺点是效率低。令牌总线令牌总线令牌总线令牌总线设备1设备4设备2设备3不会出不会出现总线冲突冲突只有只有获得令牌的得令牌的设备才能才能够使用使用总线令冲突检测冲突检测冲突检测冲突检测设备1设备4设备2设备3冲突冲突检测某一主某一主设备监测到到总线空空闲时就可使用就可使用总线。当。当发生冲突后系生冲突后系统立即立即强制所有使用制所有使用总线的主的主设备放弃放弃总线，经过一段一段时间间隔再隔再进行重行重试。适合于主。适合于主设备较少的少的场合。合。允允许出出现总线冲突，但在冲突后冲突，但在冲突后补救救总线仲裁总线仲裁总线仲裁总线仲裁设备1设备4设
16、备2设备3允允许出出现总线争用（申争用（申请），但不允），但不允许出出现总线冲冲突（使用）突（使用）优先先级仲裁和公平仲裁仲裁和公平仲裁仲裁器25二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）对并行总线：有集中仲裁与分布仲裁对并行总线：有集中仲裁与分布仲裁集中仲裁集中仲裁又有串行裁决与并行裁决两种又有串行裁决与并行裁决两种*串行裁决有菊花串行裁决有菊花链链式和式和计计数器定数器定时查询时查询方式方式菊花菊花链链式：式：BG（BusGrant）信号以串行方式向下传递进行裁决。离总）信号以串行方式向下传递进行裁决。离总线仲裁器越近的
17、部件优先级越高。线仲裁器越近的部件优先级越高。BB（BusBusy）：总线忙）：总线忙信号，信号，BB有效说明总线有效说明总线正被占用。正被占用。BR（BusRequest）:总线总线请求信号，请求信号，BR有效说明有效说明至少有一个部件正在申请至少有一个部件正在申请总线使用权。总线使用权。电路简单，便于增减总线电路简单，便于增减总线设备。仲裁速度慢，优先设备。仲裁速度慢，优先级不能改变。级不能改变。菊花链式查询方式菊花链式查询方式菊花链式查询方式菊花链式查询方式总线仲裁器C1C2CnBGBGI1BGO1BGO2BGI2BGInBRBB27二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续
18、）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）计计数器定数器定时查询时查询方式（方式（轮询轮询判决）判决）不使用不使用BGBG信号信号线线，但需用地址，但需用地址总线总线。若。若总线总线上有上有N N个部件，个部件，则则在在总线总线控制部件内控制部件内设设置一个置一个计计数器，可以从数器，可以从0 0计计数至数至N-1,N-1,每个每个值对应值对应一个部件。不一个部件。不论论哪个部件要使用哪个部件要使用总线总线，均通，均通过过BR BR 提出申提出申请请。控制部件通。控制部件通过过地址地址总线总线定定时时送出送出计计数器的当前数器的当前值值。提出申。提出申请请的部件的部件检查检查地
19、址地址总线总线，若，若发现发现其上的其上的值值与自己的与自己的编编号相等，号相等，则则取取得得总线总线使用使用权权，并通，并通过过置置BBBB有效通知控制部件。若控制部件在一有效通知控制部件。若控制部件在一定定时间时间内未收到内未收到BBBB有效，有效，则则令令计计数器加数器加1 1或减或减1 1，发发下一个地址。下一个地址。计计数器的数器的值值可由可由软软件件设设置，故置，故优优先先级级控制非常灵活。控制非常灵活。28二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）*并行裁决（独立并行裁决（独立请请求方式）求方式）各主各主设备设
20、备使用使用总线总线要要经过经过中央仲裁器裁决。所中央仲裁器裁决。所谓谓独立独立请请求求即：每个部件均有自己的即：每个部件均有自己的BRi与与BGi信号信号线线直接送至中央裁决器。直接送至中央裁决器。BRi与与BGi都是都是专线专线而非而非总线总线形式形式传递传递信息。如下信息。如下图图：优点：裁决速度优点：裁决速度快，能用软件灵快，能用软件灵活控制。活控制。缺点：电路复杂缺点：电路复杂不易增加设备。不易增加设备。29二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二维判决方式：综合菊花链和并行判决，并行判决通道中的二维判决方式：综
21、合菊花链和并行判决，并行判决通道中的部分或全部通道可以采用串行判决。如下图。部分或全部通道可以采用串行判决。如下图。30二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）分布仲裁分布仲裁 与集中仲裁不同，分布仲裁的仲裁器是分布于各与集中仲裁不同，分布仲裁的仲裁器是分布于各个主个主设备中，没有独立的中央仲裁器。中，没有独立的中央仲裁器。每个申每个申请总线的主的主设备都通都通过该主主设备的分布的分布总线仲裁部件将其仲裁部件将其优先先级编号送到共享的号送到共享的请求求/响响应线上，并通上，并通过该组信号信号线执行行线或操作。或操作。该方式
22、方式实现复复杂，控制灵活，可靠性高。分布仲，控制灵活，可靠性高。分布仲裁框裁框图如下：如下：31二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）二、总线仲裁与裁决技术（续）为实现分布仲为实现分布仲裁裁，应能在各应能在各主设备之间传主设备之间传递必要的总线递必要的总线控制信息。每控制信息。每个设备都事先个设备都事先设定一个优先设定一个优先级，用一个级，用一个n位位二进制数表示二进制数表示之。最高优先之。最高优先级的主设备优级的主设备优先级编码为先级编码为n位位全全1，最低优先，最低优先级的主设备的级的主设备的优先级编码为优先级编码为n位全位全0。32三、总线数
23、据传输的握手技术三、总线数据传输的握手技术三、总线数据传输的握手技术三、总线数据传输的握手技术总线上数据上数据为了高速可靠的了高速可靠的进行行传输，必，必须有某种有某种总线联络（握手）技（握手）技术。总线传输有以下四种握手方式：有以下四种握手方式：同步方式同步方式异步方式异步方式半同步方式半同步方式分离方式分离方式33同步方式同步方式同步方式同步方式总线上的主、从上的主、从设备在同一在同一时钟的控制下的控制下进行行传送，送，传输周期（即周期（即总线周期）是固定的。周期）是固定的。例如：例如：PCI总线，CPU与内存（不插入与内存（不插入TW）等）等特点特点适合高速传输便于电路设计适应性不好设备
24、速度不一样时，必须以响应速度最慢设备的速度运行设计完成后，不能更改34异步方式异步方式异步方式异步方式采用采用应答式答式传输方式。使用方式。使用请求求线（REQ或或READY）和）和应答答线（ACK）来来协调传输过程程不依不依赖系系统时钟信号信号异步总线协定异步总线协定异步总线协定异步总线协定全互全互锁方式方式发送方接收方1.READY=13.ACK=12.接收数据4.READY=05.ACK=01.READY=1一个总线周期下一个总线周期异步总线协定异步总线协定异步总线协定异步总线协定优点点不同速度的不同速度的设备可以可以协同工作，适同工作，适应性性强快快：高速度快快：高速度快慢：低速度快慢
25、：低速度缺点缺点握手握手过程复程复杂，总线周期周期较长传输速度不固定，取决于模速度不固定，取决于模块的的访问速度速度死死锁37半同步方式半同步方式半同步方式半同步方式是前两种方式的折衷。有同步是前两种方式的折衷。有同步时钟，但，但传输周期周期（总线周期）可周期）可变。增加一条信号。增加一条信号线（如（如Ready），），主主设备监视该信号信号线了解了解选中的从中的从设备是否准是否准备好，好，否否则插入等待状插入等待状态，延，延长传送周期送周期例如：例如：ISA总线等等特点特点适适应性好性好兼有同步方式的速度兼有同步方式的速度半同步总线协定半同步总线协定半同步总线协定半同步总线协定使用使用WAI
26、T或或READY信号信号0，表示存，表示存储器或器或I/O设备未准未准备就就绪，需等待，需等待;1，表示存，表示存储器或器或I/O设备已已经就就绪，可以，可以传送数据送数据T1T2T3T4TwTw检查Ready信号,Ready=0时需要插入TW状态；Ready=1时结束TW状态，进入T4状态T1Ready分离式总线协定分离式总线协定分离式总线协定分离式总线协定主设备从设备读取数据地址和命令读出的数据T读出的数据送上总线主设备占用总线的时间从设备主设备数据读入主设备从主控模块通过总线向从模块发出地址和读写命令开始，到整个传输周期结束，总线完全是由该主控模块以及从模块占用。但并非整个传输周期中总线
27、都得到了充分利用。分离式总线协定分离式总线协定分离式总线协定分离式总线协定主设备从设备读取数据期间，交由其它设备使用地址和命令读出的数据T读出的数据送上总线主设备占用总线的时间从设备主设备数据读入主设备从设备占用总线的时间41分离方式分离方式分离方式分离方式将将传输周期（周期（总线周期）分成两个子周期周期）分成两个子周期子周期子周期1主模主模块发出地址、控制命令（出地址、控制命令（读或写）。主模或写）。主模块释放放总线，供其他模，供其他模块使用使用子周期子周期2从模从模块准准备好数据后，申好数据后，申请总线，获准后将数据回准后将数据回送主模送主模块使用在小型机系使用在小型机系统中中特点特点大大
28、提高大大提高总线的利用率的利用率适用于多个主模适用于多个主模块的系的系统42第三节第三节PC系列微机的系列微机的系统总线系统总线43PCPC机常用总线机常用总线机常用总线机常用总线目前目前PC系列微机种常用的系列微机种常用的总线有有ISA、EISA、PCI和和SCSI、ATA、USB、1394等。等。其中其中ISA和和EISA为系系统总线，PCI是局部是局部总线（内（内部部总线），其他的是外部），其他的是外部总线。在在进进行接口行接口设计时设计时，要仔，要仔细细了解了解总线总线信号功能，信号功能，总线时总线时序，序，驱动驱动能力等。能力等。要求了解要求了解PC系列微机中各种系列微机中各种总线总
29、线的主要特点，的主要特点，应应用范用范围围。下面主要介下面主要介绍绍ISA、PCI、ATA、SCSI、USB、1394等等6种种总线总线。44PC/XTPC/XT总线总线总线总线PC/XT是最早的是最早的PC机中用的机中用的8位位总线。总线信号信号为62条，有条，有A、B两面插槽，双两面插槽，双边镀金接点。金接点。A面面31线（元件面），（元件面），B面面31线（焊接面，无元件面）。接面，无元件面）。-20位地址位地址线，寻址址1MB空空间。数据。数据总线宽度：度：8位位I/O地址空地址空间0100H-03FFH总线工作工作频率率4MHz，数据数据传输率率4MB/s仲裁方式：集中仲裁仲裁方式：
30、集中仲裁中断功能（中断功能（8级），），DMA通道功能（通道功能（4个）个）PC/AT总线（即（即ISA总线）该总线是在是在PC/XT总线的基的基础上又上又扩充了充了36条引脚，成条引脚，成为98条信号条信号线。36条也分条也分为两面，两面，C面（元件面，面（元件面，18条），条），D面（面（焊接接面，面，18条）。条）。45ISAISA总线插槽与信号总线插槽与信号总线插槽与信号总线插槽与信号ISA（IndustryStandardArchitecture)总线也称为总线也称为AT总线总线8/16位数据线位数据线24位地址线，寻址位地址线，寻址16MB空间；空间；I/O地址空间地址空间0100
31、H-03FFH最高工作频率最高工作频率8MHz，数据传输率数据传输率16MB/s中断功能，中断功能，DMA通道功能通道功能由由62线的线的PC总线插槽再扩展总线插槽再扩展36线插槽形成，如下图。线插槽形成，如下图。47ISAISA总线插槽与信号总线插槽与信号总线插槽与信号总线插槽与信号48ISAISA总线信号的定义总线信号的定义总线信号的定义总线信号的定义98条条线分分为5类：地址地址线、数据、数据线、控制、控制线、时钟线、电源源线地址地址线SA0SA19和和LA17LA23，后者后者为非非锁存信号存信号数据数据线SD0SD7、SD8SD1549ISAISA总线的定义（续）总线的定义（续）总线
32、的定义（续）总线的定义（续）控制控制线AEN、BALE、IOR、IOW、SMEMR、SMEMW、MEMR、MEMW、MEMCS16、I/OCS16、SBHE、IRQ3IRQ7、IRQ10IRQ15、DRQ0DRQ3、DRQ5DRQ7、DACK0DACK3、DACK5DACK7 T/C、MASTER、RESETDRV、I/OCHCK、I/OCHRDY、OWS时钟线CLK（ISA总线更名更名为：SYSCLK）电源、地源、地线等（等（+5VDC何何GND）50ISAISA总线的定义（续）总线的定义（续）总线的定义（续）总线的定义（续）对主要控制信号的主要控制信号的说明：明：AEN：地址允地址允许，输
33、出。出。AEN=1,DMAC控制控制总线。BALE：地址：地址锁存允存允许，输出。出。IOR,IOW：I/O读与写。与写。SMEMR,SMEMW：系：系统存存储器器读/写。（写。（PC/XT）MEMR，MEMW：对整个内存空整个内存空间内任一地址的内任一地址的读/写。写。MEMCS16,IOC/S16：16为内存片内存片选和和16位位I/O片片选。SBHE：系：系统总线高字高字节允允许。IRQ3IRQ7,IRQ10IRQ15：中断：中断请求信号。（主片与从求信号。（主片与从片的片的8259A输入）入）51ISAISA总线的定义（续）总线的定义（续）总线的定义（续）总线的定义（续）DRQ0DRQ
34、3：DMA请求信号。求信号。DRQ5DRQ7：第二片：第二片DMA请求信号。求信号。DACK0DACK3：DMA响响应信号。信号。DACK5DACK7：第二片：第二片DMA响响应信号。信号。T/C：由：由DMAC送出，表明某一送出，表明某一DMA通道通道传传送已送已经结经结束。束。MASTER：总线总线主控信号，主控信号，输输入；表明入；表明该设备该设备控制控制总线总线。RESETDRV：复位：复位驱动，输出；表明上出；表明上电复位。复位。I/OCHCK：I/O通道通道检查，输入；故障入；故障报告（用告（用NMI）。）。I/OCHRDY：I/O通道就通道就绪，输入；用于周期延入；用于周期延长。
35、OWS：零等待，：零等待，输入；通知入；通知CPU不需附加任何等待周期。不需附加任何等待周期。52EISAEISA总线总线总线总线EISA（ExtendedISA)总线为了与了与IBM设计的微通道的微通道结构构MCA（非开放的）非开放的）进行行竞争，以争，以Compaq为首的兼容厂家提出的向后兼首的兼容厂家提出的向后兼容的开放容的开放标准准8位、位、16位、位、32位数据位数据宽度度32位地址，可位地址，可寻址址4GB空空间工作工作频率率8.3MHz数据数据传输率率33MB/s插槽与插槽与ISA兼容兼容53EISAEISA总线插槽总线插槽总线插槽总线插槽EISA总线插槽分为上下两层，而总线插槽
36、分为上下两层，而ISA只有一层。只有一层。54EISAEISA新增加信号线新增加信号线新增加信号线新增加信号线BE0BE3字字节允允许信号，指明当前信号，指明当前总线周期周期传送送4个字个字节中中的哪个字的哪个字节D16D31新增加的数据新增加的数据线LA2LA16，LA17LA31新的地址新的地址线，没有，没有锁存存M/IO用于区分用于区分EISA的的访存周期和存周期和I/O周期周期55EISAEISA新增加信号线（续）新增加信号线（续）新增加信号线（续）新增加信号线（续）START指明指明EISA总线周期的开始周期的开始CMD总线周期中命令的定周期中命令的定时控制控制MSBURST主主设备
37、用此信号指明它具有能力完成突用此信号指明它具有能力完成突发式周期式周期SLBURST从从设备用此信号向主用此信号向主设备表明它支持突表明它支持突发式周期式周期56EISAEISA新增加信号线（续）新增加信号线（续）新增加信号线（续）新增加信号线（续）EX32，EX16低低电平周期指明从控是一平周期指明从控是一块EISA板，可分板，可分别支持支持32位或位或16位周期。如果在一周期开始前，位周期。如果在一周期开始前，这两个信号两个信号均均为高高电平，平，则总线按按ISA规范工作范工作EXRDY一个从控用来在一个从控用来在总线周期中插入等待状周期中插入等待状态MREQn第第n号主控号主控请求求总线
38、的信号的信号MAKn第第n号主控已接管号主控已接管总线57PCIPCI总线总线总线总线 PCI总线（PeripheralComponentInterconnect）外部部件互外部部件互联总线，该总线由由PCI专门权益益组织负责制定。它是一种不依制定。它是一种不依赖微微处理器的局部理器的局部总线。1991年下半年，年下半年，Intel公司首先提出了公司首先提出了PCI的概念，的概念，并并联合合IBM、Compaq、AST、HP、DEC等等100多多家公司成立了家公司成立了PCI集集团，其英文全称，其英文全称为：PeripheralComponentInterconnectSpecialInter
39、estGroup(外外围部件互部件互连专业组织)，简称称PCISIG。PCI是一是一种先种先进的局部的局部总线，已成，已成为局部局部总线的新的新标准。准。59PCIPCI总线（续）总线（续）总线（续）总线（续）从从结构上看，局部构上看，局部总线是在是在ISA总线和和CPU总线之之间插入一插入一级总线。具体由一个。具体由一个桥接接电路路实现对这一一层的管理，并的管理，并实现上下之上下之间的接口以的接口以协调数据的数据的传送。管理器提供了信号送。管理器提供了信号缓冲，使之能支持冲，使之能支持10种外种外设，并能在高并能在高时钟频率下保持高性能。率下保持高性能。PCI总线也支持也支持总线主控技主控技
40、术，允，允许智能智能设备在需要在需要时取得取得总线控控制制权，以加速数据，以加速数据传送。送。高速外高速外设，如，如图形卡、硬形卡、硬盘控制器等可从控制器等可从ISA总线上卸下而通上卸下而通过局部局部总线直接挂接到直接挂接到CPU总线上，使上，使之与高速的之与高速的CPU总线相匹配。相匹配。60PCIPCI总线特点总线特点总线特点总线特点总线时钟频率率33.3MHz/66.6MHz总线宽度度32位，可位，可扩充到充到64位位最大数据最大数据传输率率133MB/s(266MB/s)支持支持64位位寻址址时钟同步方式同步方式能自能自动识别外外设适适应5V和和3.3V电源源环境境兼容性好，独立于兼容
41、性好，独立于CPU。即即PCI插卡可插到不同主插卡可插到不同主频的主机中的主机中特特别适合与适合与Intel的的CPU协同工作同工作61PCIPCI总线特点（续）总线特点（续）总线特点（续）总线特点（续）自自动配置配置即插即用（即插即用（PNP），），PlugandPlay。PCI插卡上有插卡上有256字字节的不的不挥发存存储器，存放配置信息。系器，存放配置信息。系统根据根据此信息分配存此信息分配存储器地址、端口地址、中断号等，无器地址、端口地址、中断号等，无须手工手工设置开关及跳置开关及跳线具有具有隐含的中央仲裁系含的中央仲裁系统采采用用多多路路复复用用方方式式（地地址址线和和数数据据线）减
42、减少少了了引引脚脚数数完全的多完全的多总线主控能力主控能力提供地址和数据的奇偶校提供地址和数据的奇偶校验62PCIPCI总线体系结构总线体系结构总线体系结构总线体系结构 PCI总线系系统的的结构如下构如下图所示，所示，说明如下明如下：处处理器理器总线总线（第一（第一级总线级总线）提供的高速数据通道）提供的高速数据通道一般一般给给CPU、Cache和主存使用。和主存使用。PCI桥桥路（北路（北桥桥），用来），用来实现驱动实现驱动PCI总线总线所需的所需的全部控制。全部控制。CPU总线总线和和PCI总线总线之之间间的控制芯片的控制芯片习习惯惯上称上称为为北北桥桥芯片。芯片。南南桥桥，PCI总线总线
43、可以挂接其他可以挂接其他标标准准总线总线的控制器的控制器电电路。它将路。它将PCI总线转换总线转换成其他成其他标标准准总线总线，如，如ISA、EISA、MCA、VL等。等。PCI-PCI桥桥路，路，PCI总线总线的的驱动驱动能力不足能力不足时时，可采，可采用多用多级级PCI总线扩总线扩展展PCI结结构。构。63PCIPCI总线体系结构（续）总线体系结构（续）总线体系结构（续）总线体系结构（续）64PCIPCI总线信号定义总线信号定义总线信号定义总线信号定义信号信号线总数数为120条，包括条，包括电源、地、保留信号源、地、保留信号线等，所定等，所定义的信号的信号线分分为两两类：必必备信号信号线主
44、主设备49条，从条，从设备47条条（包括多路复用信号）（包括多路复用信号）可可选信号信号线51条，用于条，用于64位位扩展、中断展、中断请求、高速求、高速缓存支持等存支持等65PCIPCI总线信号定义（续）总线信号定义（续）总线信号定义（续）总线信号定义（续）66PCIPCI总线信号定义（续）总线信号定义（续）总线信号定义（续）总线信号定义（续）主要信号介主要信号介绍地址数据复用信号：地址数据复用信号：AD0AD31总线命令与字命令与字节选择：C/BE0BE3地址与数据奇偶校地址与数据奇偶校验信号：信号：PAR时钟与复位信号：与复位信号：CLK，RST帧同步信号：同步信号：FRAME，表示，表
45、示总线访问的开始和持的开始和持续，该信信号失效表示号失效表示传输的是最后一个数据。的是最后一个数据。主控主控设备准准备就就绪：IRDY从从设备准准备就就绪：TRDY停止信号：停止信号：STOP，从，从设备要求主要求主设备停止当前的停止当前的传输周期。周期。设备选择信号：信号：DEVSEL，由从，由从设备发出表示出表示该设备地址地址译码有效。有效。67PCIPCI总线的操作总线的操作总线的操作总线的操作PCI总线的基本时序总线的基本时序常用的计算机总线常用的计算机总线常用的计算机总线常用的计算机总线AGPAGPAcceleratedGraphicsPort加速加速图形端口形端口常用的计算机总线常
46、用的计算机总线常用的计算机总线常用的计算机总线 PCMCIAPCMCIAPCMCIA(PersonalComputerMemoryCardInternationalAssociation)一般用于笔一般用于笔记本本70第四节第四节微机中常用的微机中常用的通信总线通信总线71ATAATA系列总线系列总线系列总线系列总线 ATA系列系列总线包括包括ATA-1、ATA-2、UltraATA ATA又称又称为IDE(IntegratedDeviceElectronics)接口，接口，即即集成集成设备电子部件接口，它是子部件接口，它是Compaq、Digital等公司于等公司于1989年推出的年推出的标
47、准准总线接口。与以前的硬接口。与以前的硬盘接口相比，它的最大特点是把接口相比，它的最大特点是把盘体与控制器集成在一体与控制器集成在一起，从而减少了硬起，从而减少了硬盘接口的接口的电缆线数，提高了数据数，提高了数据传输的可靠性；同的可靠性；同时也有利于硬也有利于硬盘容量的提高和各厂商容量的提高和各厂商的硬的硬盘产品的相互兼容。此后品的相互兼容。此后IDE接口被正式定名接口被正式定名为ATA-1（ATbusAttachment）。）。IDE采用采用40芯扁平芯扁平电缆连接，其接，其总线信号基本上是将信号基本上是将AT总线上的信号作必要的上的信号作必要的处理后送理后送给硬硬盘驱动器。数器。数据据传输
48、率率仅有有3.3MB/s。72ATAATA系列总线（续）系列总线（续）系列总线（续）系列总线（续）ATA-2/EIDE接口接口标准准EIDE为IDE增增强型接口，又称型接口，又称为ATA-2。它不。它不仅支持支持硬硬盘，而且支持其他外，而且支持其他外设（如磁（如磁带机和机和CD-ROM）。）。IDE支持三种支持三种PIO传输模式，模式，EIDE又增加了两种又增加了两种PIO模式和两种模式和两种DMA传输模式。模式。DMA方式由方式由DMAC来管来管理硬理硬盘与与总线上的数据上的数据传输，不需，不需CPU的干的干预，提高，提高了系了系统性能。其最高性能。其最高传输率率为16.7MB/s。73AT
49、AATA系列总线（系列总线（系列总线（系列总线（UltraDMA33UltraDMA33）UltraDMA33（ATA-4）UltraDMA33是一种新的同步是一种新的同步DMA(synchronousDMA)协定，由定，由Intel所所设计。该功能已功能已经包含在包含在Intel的的PIIX4芯片芯片中。中。传统IDE的的传输只会使用数据触只会使用数据触发信号的信号的单边来来传输数数据。而据。而UltraDMA33在在传输数据数据时使用数据触使用数据触发信号的两信号的两边，因此在因此在ATA-2设备上，数据上，数据传送的速度可以由送的速度可以由16.7MB/s提升提升至至33MB/s。Ult
50、raDMA33有以下有以下优点：点：CPU不需要不需要处理数理数据据传输的工作，因此的工作，因此CPU可以可以专注于注于计算的工作而提升系算的工作而提升系统整体的效率；将整体的效率；将ATA-2设备的的传输速度从速度从16.7MB/s提升至提升至33MB/s；与；与IDE连接接头上并不需要加上并不需要加额外的信号接脚，与以外的信号接脚，与以前旧的前旧的ATA设备完全兼容。完全兼容。74ATAATA系列总线（系列总线（系列总线（系列总线（UltraDMA66UltraDMA66）UltraDMA66UltraATA/66也被称也被称为UltraDMA/66，是，是UltraATA/33界界面的性