《数电六进制同步减法课程设计 .doc》由会员分享，可在线阅读，更多相关《数电六进制同步减法课程设计 .doc（13页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、目录数字电子设计部分11课程设计的目的与作用12 课程设计的任务13电路设计方案13.1 五进制同步减法器设计电路的理论分析11.2串行序列发生电路设计51.3二十四进制计数器电路设计94设计总结和体会115参考文献12数字电子设计部分1课程设计的目的与作用随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。0、1代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各逻辑器件逻辑功能的理解。课程设计能够使我们更进一步理解课堂上所学的理论知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。2 课程设
2、计的任务1、五进制同步减法计数器（无效态：010，011）2、串行序列检测器（检测序列：）3、二十四进制计数器3电路设计方案3.1 五进制同步减法器设计电路的理论分析设计的总体框图 cp 五进制同步减法计数器图11.原始状态图的建立：所给无效状态为010,011，对其余有效状态进行逻辑抽象可以得到减法器设计电路的原始状态图如图2所示： /1 /0 /0 /0 /0 000 111 110 101 100 001 /0 /Y 排列：Q2nQ1nQ0n图2减法器的状态图 2.时钟方程、输出方程和状态方程：由于JK触发器功能齐全、使用灵活，本设计选用3个CP下降沿触发的边沿触发器。采用同步方案，故取
3、CP0= CP1= CP2= CP (CP 是整个设计的时序电路的输入时钟脉冲)。题中所给无效状态是010、011，其所对应的最小项和为约束项。由图2所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出输出信号Y的卡诺图，如图3所示： Q1nQ0n Q2n 00 01 11 1010 0 0 0 0 1 图3 输出Y的卡诺图由以上卡诺图可得输出状态方程为：Y= 。由图2可得到电路次态Q2n+1Q1n+1Q0n+1的卡诺图如图4所示。再分解开便可得到如图5所示各触发器的次态卡诺图。 Q1nQ0n Q2n 00 01 11 10111 000 001100110101 0 1 图4电路次态Q2
4、n+1Q1n+1Q0n+1的卡诺图 Q1nQ0n Q2n 00 01 11 1010 0 1 1 1 0 1 (a) Q2n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 10 0 0 1 0 0 1 (b) Q1n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 10 1 0 0 1 0 1 (c) Q0n+1的卡诺图图5各触发器次态的卡诺图显然，由图5所示各卡诺图便可很容易地得到各状态方程为：Q2n+1=Q1n+1= Q0n+1=由触发器的特性方程：Qn+1，变换状态方程，使之与特性方程的形式一致便可得Q2n+1=Q1n+1 = Q0n+1=由以上各状态方程变换式比较
5、触发器特性方程可得各个触发器的驱动方程为：J0=K0=1;, K1=;K2=3.根据所选用的触发器和时钟方程、驱动方程，便可以画出如图6所示的逻辑电路图。无效状态为010、011，带入驱动方程进行计算，结果如下： /0 /0 011 010 111（有效状态）所以设计电路能够跳出无效状态自行启动，符合设计要求。图6 设计电路的逻辑电路图1.2 串行序列发生电路设计设计的总体框图 输入脉冲 cp 串行序列发生器串行序列输出 图71.进行逻辑抽象，建立原始状态图： 检测电路的输入信号是串行数据，输出信号是检测结果，从起始状态出发，要记录连续输入序列的情况，假设去掉无效状态010、011，根据设计要
6、求可以建立如图8所示的原始状态图：/0 /1/0/1/1/1 111 110 101 100 001 000 列：Q2nQ1nQ0n图8 原始状态卡诺图 2.输出状态Y的卡诺图如图9所示： Q1nQ0n Q2n 00 01 11 1001111001 图9输出状态的卡诺图 Q1nQ0n Q2n 00 01 11 10111 000 001100110101 0 1 图10电路次态Q2n+1Q1n+1Q0n+1的卡诺图由以上卡诺图可知输出状态 3.选择触发器，求时钟方程、输出方程和状态方程 Q1nQ0n Q2n 00 01 11 1010 0 1 1 1 0 1 (a) Q2n+1的卡诺图 Q1
7、nQ0n Q2n 00 01 11 10 10 0 0 1 0 0 1 (b) Q1n+1的卡诺图 Q1nQ0n Q2n 00 01 11 10 10 1 0 0 1 0 1 (c) Q0n+1的卡诺图图11各触发器次态的卡诺图 显然，由图11所示各卡诺图便可很容易地得到各状态方程为：Q2n+1=Q1n+1= Q0n+1=由触发器的特性方程：Qn+1，变换状态方程，使之与特性方程的形式一致便可得Q2n+1=Q1n+1 = Q0n+1=由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程为：J0=K0=1;, K1=; K2=4.设计电路本序列发生电路的设计选择三个JK触发器，采用同
8、步时钟触发的发生方式，即：CP0= CP1= CP2= CP (CP 是整个设计的时序电路的同步输入时钟脉冲)。所设计的电路接线图如下图12所示： 图12 串行序列发生设计电路由设计六进制减法电路是可知，无效状态为010、011时电路能够自行启动，故设计电路符合设计要求，1.3 二十四进制计数器电路设计 设计的总体框图不同进制计数 CP输入脉冲 集成芯片做成的控计数器 图131.了解74163计数器芯片功能74163：如图14：CP是输入计数脉冲，也就是加到各个触发器的时间信号端的时钟脉冲，是清零端；是置数控制端；是并行输入数据端；CO是进位信号输出端；是计数器状态输出端。图1474163状态
9、表输入输出CPDCO0XXXXXXXX0000010XX1111XXXX计数110XXXXXX保持11X0XXXXX保持0*表示CP上升沿2.要构成二十四进制计数器，须用一片74163构成256进制计数器，这里采用并行进位法，即将低位计数器的进位端CO接高位计数器的工作状态控制端。对于256进制计数器，采用整体置零法实现二十四进制计数器，由于74163采用异步清零方式，所以整体置零时，触发器状态所以置零输入端 CR=其它输入端 时钟方程 所以采用并行仅为方式、整体置零法实现的二十四进制计数器电路如图15所示图15二十四进制计数器设计电路4设计总结和体会1.经过实验可知，满足时序图的变化，且可以
10、进行自启动。实验中的碰到的小问题告诉我们，学习和理解理论知识会使实验设计更合理。设计要尽可能简单明了且能说明问题，实验前应确保芯片可以正常使用，检查导线好坏，避免导线内部断裂造成实验失败。实验过程中所用芯片引脚较多，要细心认真。2.通过对串行序列的理解，分析设计出合理的状态图，确定所需芯片的种类和个数，根据状态图所得到的卡诺图，确定各个方程，在实验室连线即可验证设计的正确性。该串行序列通过在实验台上连线及电路的仿真可知其设计合理正确。实验中，应该认真检查线路，遇到问题尽量自己解决，达到锻炼自身能力的目的.3.在这次课程设计中，我查阅了资料，询问过老师，找出了自己在理论知识及实践能力方面的欠缺和
11、知识盲点。这样既锻炼了我的分析问题、解决问题和实践的能力，又加深了我对课上老师所讲理论知识的理解程度，使我的理论知识与实践能力很好的结合起来了，对我是一个很大的提高。另外，在课程设计中遇到了很多困难，多次想过放弃，但我最终还是坚持下来并完成了课程设计，这给了我一个启示，也是一种激励，以后做任何事情都不能轻言放弃，要努力行动起来！学习不是用嘴说出来的，只有努力做过才可以深切体会其中的乐趣和无穷的奥秘。 5参考文献1 李良荣主编，罗伟雄副主编 .现代电子设计技术基于Multisim 7&Ultiboard 2001 .北京：机械工业出版社，20042 清华大学电子学教研组编 . 佘孟尝主编 . 模拟电子技术基础简明教程 . 3版 .北京：高等教育出版社，2005