《《利用FIFO的高速数据采集系统》开题报告.doc》由会员分享，可在线阅读，更多相关《《利用FIFO的高速数据采集系统》开题报告.doc（10页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、 中 北 大 学毕业论文开题报告学 生 姓 名：吴轩昂学 号：学 院、系：机电工程学院 机电控制工程系专 业：探测制导与控制技术论文题目：利用FIFO的高速数据采集系统设计指导教师:王利 2011 年 3月 10日毕 业 论 文 开 题 报 告1结合毕业论文情况，根据所查阅的文献资料，撰写2000字左右的文献综述：文献综述一、本课题的研究背景及意义数据采集在信号处理系统中占有重要的地位，它是联系前端和后端的桥梁，数据采集模块的采集精度、稳定性以及采集速度将直接影响到整个系统的性能 9。在单片机系统中通常要用到高速数据传输和高速数据采集。目前单片机的工作频率仍然无法满足类似单脉冲信号捕获、周期信
2、号频谱分析等需要采用高速数据采集的场合，对于速率在100KPS以上的数据采集或传输采用一般的中断查询法就不易实现，因此可考虑通过高速存储器直接存储转换数据来实现1MHz以上的高速数据采集 5。二、本课题国内外研究现状在一种针对雷达信号的基于PCI总线的高速数据采集卡的研制研究中，采集卡用AMCC公司生产的S5933PCI，用容量为为8K的FIFO作为数据采集前端和PCI总线的数据缓冲，用CPLD实现时序逻辑以及数据采集通道的前端控制，ADC选用AD9220芯片，精度12位，转换速率最高10M，同时设计相应的VxD驱动程序，实现Windows9x下的安装和配置。设计指标为数据采集精度12bits
3、，采样率10MHz9。在某基于TMS320C6713 DSP的高速数据采集系统中模拟输入信号通过差分驱动芯片AD8138产生差分信号，经过12位双通道65MSPS高速AD转换芯片AD9238进行模数转换，两通道的采集数据在FIFO中暂存，最后通过CPLD控制DSP对FIFO中的数据进行读取，并提出一种基于LMS算法的自适应滤波器来实现AD采样信号的前端去噪。TMS320C6713 DSP是32位高速浮点型DSP，时钟最高频率为200MHz(GDP)。设计要求能多通道采样，而且单通道采样频率不低于20MSPS；A/D位数不小于12bit 10。一种用FPGA实现对高速A/D转换芯片的控制电路中，
4、ADC采用TLC5510，精度为8b，转换速率为20MSPS 3。一种以AL422B在扫描率转换器中的应用系统中，实现了场频从50Hz提高到100Hz，行频从15625Hz提高到31250Hz。AL4220存储容量达3MB，工作频率达50MHz，读写时钟周期20ns 6。一种应用FPDP协议的高速数据采集处理系统中，基于FPGA的该系统的FPDP总线宽度32bit，通过80线带状电缆连接，TTL时钟data strobe的频率最高为20MHz，PECL data strobe的频率最高为40MHz，因此数据传输的最大带宽160MB/s，等待时间少，传输速度可变，时序设计简洁 12。一种基于多波
5、束风场位移测量法的高速数据采集和处理系统中，设计了实现高速数据缓存和传输控制的FPGA芯片，主要包括PLL时钟管理模块、前级FIFO缓冲模块、后级双口RAM存储模块以及FIFO和RAM的读写控制模块等，很好地完成了数据的缓存和异步读取，并且极大简化了AD芯片接口电路结构和印制电路板。采样频率为200 MHz，采样数据量为200点。系统已成功研制成收发一体化系统，并进行了200 m范围内风场测量实验,使用的激光脉冲频率为20 Hz 14。一种新型的线阵CCD高速数据采集与实时处理系统中，由高速ADC、高速缓存F1FD、比较器模块和DSP构成，数据的存储和读取都由特殊设计的比较器模块启动，比较器的
6、阈值自适应可调，使得FIFO只存储CCD输出的有效像元信号。ADC选用TLC5510；FIFO选用IDT72240，存储容量4 kb，数据宽度8 bit，读写时钟频率最高40 MHz。系统用于高速位移测量，实验表明，数据采集速率可达20 MHz，最快响应时间0.1ms，实时处理的效果较好 11。在某FIFO和DSP的高速数据采集系统中，系统的采样速率可从1MSPS到100MSPS，采样时钟由DSP输出的CLKOUT信号程控分频得到，DSPTMS320VC5410的工作主频为100MHz，内含8K16位DARAM。FIFO芯片SN74V235的存储容量为2K18bit(该系统中只用到2K16bi
7、t)，读写周期仅为75ns，完全能达到100MSPS采样速率的要求。20MSPS100MSPS采样速率为高速采集，只能一次采集、存满FIFO的2K数据，就要停止采集，待DSP读取这2K数据后再进行下一次采集；1MSPS20MSPS为中速采集,可以边采集存储边读取数据，数据量不受限制 1。某基于DT72V2113、DSP的高速数据采集系统中，硬件构成为：高速ADC、高速大容量数据缓冲、DSP和微机接口。高速AD采用TI的ADS5422，14位采样，最高采样频率为60M；DSP采用TI的高性能C6000定点DSPTMS320C6203B，上位机接口采用USB20，理论最大数据传输速率为480Mbp
8、s。系统要求ADC在一秒钟时间内连续采样22ms，ADC工作在40M采样频率，这样一秒内的数据量将近2M字节。由于TMS320C6强大的处理能力，在978ms时间内可以处理完2M节的数据缓冲，利用本文介绍的方法，用四片IDT72V2113进行容量扩展，形成2M字节的数据缓冲，在没有增加系统复杂性前提下，很好地解决了大数据量存贮的问题 2。一种基于先进先出存储器FIFO和复杂可编程逻辑器件CPLD组合结构的高速血流数据采集系统的设计方法，利用超声波多普勒效应处理回波的方法测量血液速度。整个采集系统分为采集模块、高速缓存模块、逻辑控制模块以及通讯接口模块4个部分。采集模块由放大器电路、 模拟乘法器
9、、 高速积分器以及高速 AD 转换电路组成；高速缓存模块由FIFO及其控制电路组成；逻辑控制模块由CPLD实现；通讯接口模块实现下位机与PC机的全双工通信。AD 转换芯片选择AD公司的AD7671，是采样率达1Msps的16位逐次逼近型高速高精度模数转换器，FIFO芯片选择CYPRESS公司的CY7C4225，容量为1K18bit， 最高工作速率达100MHz，可以进行异步读写操作，设计中，CPLD芯片选择ALTERA公司MAX系列的EPM1270T144C5N，它内部集成1270 个逻辑单元，有4个全局时钟网络，具有上电即工作和逻辑掉电不丢失的特点，单片机选择高速、高可靠性的 STC12C5
10、A16S2。单片机控制程序主要实现的功能有：从FIFO中读取数据时的时序控制，以及与PC机间的串口通信控制。血流数据采集电路采用无直流分量、峰峰值为1V、频率为1KHz的正弦信号作为被测试信号，经过实验，电路工作基本正常，最大采集速率1Msps，通讯波特率可达1.5Msps 4。在某基于单片机的高速数据采集系统中，采集系统由单片机、高速A/D转换器、高速静态RAM及切换控制电路等部分组成，RAM的数据线和地址线由总线切换电路来控制，选择连接单片机总线或连接到A/D转换器的数据输出和地址发生器输出地址。单片机采用89C51，ADC选用MAX1426，转换精度10bits（使用中仅取高八位）、最大
11、采集频率10MHz，RAM采用两片CY7C199-20构成一个64KB的外部存储器、典型读写时间20ns，地址发生器电路采用4片4位可预置计数器74F163级联组成、延时时间26ns，总线切换采用74F245三态总线收发器并联，分别选通单片机系统总线和地址发生器地址输出与ADC数据输出构成的外部总线、其典型传输时间为6.5ns，数据总线是8根，需要两片74F245，地址线有16根，需要4片 5。一种基于FPGA控制的高速数据采集存储系统中，该系统选用符合ATA-6规范的IDE硬盘作为数据存储介质，采用RAID 0配置的磁盘阵列形式，并配合板载的128MB内存实现对数据的高速大容量稳定存储。该磁
12、盘阵列同时管理五个IDE硬盘，平均数据流达到250MBs，峰值传输速率达到500MBs，也可以扩展更多硬盘构成大容量的磁盘阵列。系统采用PCI-9054 桥芯片与计算机连接，可同时存储四路AD数据，可以通过人机交互界面实时监控数据采集情况，在计算机上实现整个磁盘阵列的实时控制 8。某在MCS-51系列单片机用系统中利用FIFO芯片AL422B实现数字图像的静态存储系统中，图像芯片采用OV7620/7120，对于速度问题，一方面着眼于OV7620/7120的数据输出时序和AL422B的读写时序，再利用图像芯片和数据输出特性和单片机的中断功能及AL422B的特点加以解决，而对于容量问题，利用AL4
13、22B的大存储容量3M加以解决。此系统软件最关键的如何将一帧有效的数据完整地传输到AL422B中，及如何在AL422B中读取数据的问题，只需采用中断的方法即可完成 7。一种基于FIFO的并条机高速数据采集系统中，为在很高的出条速度下准确而实时地对棉条厚度信息进行采集，采用了定长和定时两种不同的采样触发方式。系统基于PCI总线构建，内部硬件构成有非接触位移传感器、多功能数据采集卡、低成本数据采集卡、A11 In One主板、人机界面(GP)。工业控制计算机采用PC总线工控机，集成All In One主板，CPU主频400 MHz，在DOS操作系统下进行数据采集，实现混合环自调匀整控制。FIFO芯
14、片不需要复杂的逻辑控制电路以及纷乱的地址发生器，通信电路对于工控机而言就如同一个普通的IO口，软件编程十分简单。在系统的中断服务程序中检测到FIF0芯片不为空时将采集到的信息批量读出 13。在一种基于PCIX总线的高速数据采集存储系统中，采用PCI9656作为桥接芯片，基于PCIPCIX总线实现数据高速传输，采用IA构架服务器以及SCSI硬盘组成的RAID0磁盘阵列保证高速实时存储，用可编程逻辑器件完成数据采集和传榆的时序控制。系统总体结构包括一个自主研制的PCI采集卡和一个计算机平台，采集卡插入到计算机平台的PCI-X总线插槽中。模拟信号经过信号调理后输入ADC（采样频率100 MHz），输
15、出的采样数据写入FPGA，经过数据重组后写入缓存FIFO。该服务器主板上采用Intel 632xESB IO桥芯片，北桥和PCI HUB桥之间有4 GBPS的带宽，和DDR2 RAM之间有53 GBPS的带宽，采用4个SCSI硬盘组成RAID0磁盘阵列。 PCI9656是PLX公司推出的64 bit66 MHz高性能PCI接口控制器， PCI端的峰值传输速率可达528 MBPS，本地端的峰值速率可达264 MBPS。FIFO选用IDT72V36110，容量为36 bit。FPGA选用EP2C8Q208C7。ADC选用AD9214，最高采样频率可达105 MSPS，量化位数为1O bit。连续采
16、集时间主要取决于系统平台的配置，即磁盘阵列的容量，如本系统磁盘阵列为2TB，连续采集时间可达45h。该系统已成功应用于某雷达系统的回波信号实时采集存储，最终实现了在100 MSPS采样速率、10 bit量化精度指标下对雷达回波信号的连续全时段采集和存储，且信号失真度小于0.2，可以满足对信号的高速采集、实时存储的需求15。参考文献1 高礼忠 FIFO在高速数据采集系统中应用 电子测量技术， 2005，1：51522 侯利军，王殊，汪安民IDT72V2113在高速数据采集系统中的应用电子与封装，2004，4（6）：53563 唐颖，阮文海高速数据采集系统控制电路的设计现代电子技术，2004，19
17、：21234 周鹏，傅元，王亮基于FIFO的高速血流数据采集系统设计测试技术学报，2010，24（4）：3573615 徐顺刚基于单片机的高速数据采集系统重庆师范学院学报（自然科学版），2003，20（3）：16186 黄再银视频帧存储器AL422B及其应用中国有线电视，2003，06：59607 杨维剑在MCS-51系列单片机应用系统中利用FIFO芯片AL422B实现数字图像的静态存储福建电脑，2004，9：79808 刘志平基于FPGA的高速数据采集存储系统设计硕士学位论文西安：西安电子科技大学：20099 林小青基于PCI总线的高速数据采集卡的研制硕士学位论文长沙：国防科学技术大学：20
18、0310 菅晓宇基于TMS320C6713 DSP的高速数据采集系统设计硕士学位论文呼和浩特：内蒙古大学：200811 王鑫，陈骥，曹久大，周兆丰线阵CCD高速数据采集与实时处理系统光电子激光，2008，19（2）：17417712 庞潼川，何佩琨，毛二可FPDP协议在高速数据采集处理系统中的应用北京理工大学学报，2002，22（4）：51451613 袁方，张贵宝，任石鹏，李从心基于FIFO的并条机高速数据采集系统设计电子测量技术，2007，30（6）：767914 周立敏，蒋亚东，眭晓林基于多波束风场位移测量法的高速数据采集和处理系统设计激光与红外，2010，40（2）：18719115
19、张华，胡修林基于PCI9656的高速实时采集存储系统计算机应用，2010，30（11）：3130313316 李彩，王安，刘勇8位高速A/D转换器TLC5510的应用国外电子元器件，2003，7：5961 毕 业 论 文 开 题 报 告本课题要研究或解决的问题和拟采用的研究手段（途径）：一、 本课题要研究或解决的问题如何利用单片机控制FIFO的读写以完成缓冲高速数据的及时采集。二、 拟采用的研究手段1、整个系统的实现需要大体上的四部分：高速数据采集系统控制电路、A/D转换器、FIFO以及单片机。2、按要求完成大于等于100KBS的高速数据采集系统的设计与实现，本人在课题研究中拟选用由AverLogic公司推出的AL422B芯片作为系统的FIFO，并通过STC89C52RC单片机进行数据读入存储，及处理后输出显示。3、由控制电路控制FIFO的写入与读出，作为缓冲器，单片机根据对FIFO的询问而判断其是否读入数据。数据存储在非易失存储器中。 毕 业 论 文 开 题 报 告指导教师意见： 指导教师： 2010年10 月 10日所在系审查意见： 系主任： 2010年10月12日