《微机原理及应用第5章半导体存储器资料优秀PPT.ppt》由会员分享，可在线阅读，更多相关《微机原理及应用第5章半导体存储器资料优秀PPT.ppt（44页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。
1、第第5章章 半导体存储器半导体存储器 n 存储器基本概念存储器基本概念n 随机存取存储器（随机存取存储器（RAM）n 只读存储器（只读存储器（ROM）n 存储器连接与扩充应用存储器连接与扩充应用n 微机系统的内存结构微机系统的内存结构 第第5章章 半导体存储器半导体存储器5.0 基本问题2存储大量信息的介质存储大量信息的介质 应用应用:分层存储结构分层存储结构第第5章章 半导体存储器半导体存储器5.0 基本问题3系统互联系统互联存存储储器器I/OI/O接接口口输输入入设设备备I/OI/O接接口口数据总线数据总线 DBDB控制总线控制总线 CBCB地址总线地址总线 ABAB输输出出设设备备CPU
2、CPU存储器访问：存储器访问：MOV 2000H,AX MOVBL,205AH取指取指/存取操作存取操作主要对象主要对象:半导体存储器半导体存储器第第5章章 半导体存储器半导体存储器5.0 基本问题4重点重点:处理器与半导体存储器接口电路处理器与半导体存储器接口电路4 D0D0D7D7A A0 0A A1919 WEWEOEOECSCS1 1CSCS2 2 A A0 0A A1919MEMWMEMWMEMRMEMR译码译码电路电路高位地高位地址信号址信号D0D0D7D7 CPUCPU系统系统MemoryMemory芯片芯片处理器读写时序处理器读写时序 -协作协作-存储器读写时序存储器读写时序唯
3、一选中单元唯一选中单元:读读/写写系统工作系统工作:取指令取指令-执行执行(读写变量读写变量)新的角度新的角度:第第5章章 半导体存储器半导体存储器5.1 半导体存储器基本概念半导体存储器基本概念存储器存储器（计算机实现（计算机实现大容量记忆功能大容量记忆功能的核心部件）的核心部件）存储记忆信息（按位存放）存储记忆信息（按位存放）位位(BIT)存放存放-具有记忆功能具有记忆功能应用：程序应用：程序/数据信息：读写数据信息：读写/数据按地址依次编号数据按地址依次编号 电路电路:(锁存器锁存器/触发器触发器-寄存器在微处理器内部寄存器在微处理器内部)磁磁:磁化磁化 光光:凹坑凹坑(激光反射激光反射
4、)性能性能:容量、存取速度、成本容量、存取速度、成本内内/外部存储器高速存储低速外部存储器高速存储低速I/O海量低成本海量低成本与与CPU接口接口:串串/并行并行(Serial/Parallel)介介质质第第5章章 半导体存储器半导体存储器5.1 半导体存储器基本概念半导体存储器基本概念5.1.1 半导体存储器的分类半导体存储器的分类-存储介质的类别和特点存储介质的类别和特点第第5章章 半导体存储器半导体存储器5.1 半导体存储器基本概念半导体存储器基本概念存储原理与地址译码存储原理与地址译码-存储芯片结构存储芯片结构存储体矩阵存储体矩阵(保存数据保存数据)片内地址译码、译码驱动、读片内地址译
5、码、译码驱动、读/写限制电路写限制电路 三态缓冲器和限制逻辑三态缓冲器和限制逻辑对选对选中单元正确读中单元正确读/写写第第5章章 半导体存储器半导体存储器5.1 半导体存储器基本概念半导体存储器基本概念存储原理与地址译码存储原理与地址译码 单译码结构单译码结构8译码器译码器(Decoder)(Decoder)将每个代码译成一个特定输出的信号的电将每个代码译成一个特定输出的信号的电路路-翻译原意翻译原意编码器编码器(encoder)(encoder)若干若干0,1(0,1(按确定规律按确定规律)排在一起排在一起,编程不同编程不同代码的电路代码的电路A0A0A1A1An-1An-1(0.00(0.
6、00)(0.01(0.01)(1.11(1.11)=D=Decoder=ecoder=(=Encoder=(=EncoderD=Decoder=ecoder=第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接8086/8088典型连接典型连接-地址线、数据线和限制线地址线、数据线和限制线地址片选译码地址片选译码:全译码全译码片内寻址未用的全部高位地址线都参与译码，产生片选信号片内寻址未用的全部高位地址线都参与译码，产生片选信号全译码全译码00000H00000H01FFFH01FFFH02000H02000H03FFFH03FFFH例例:A19A15=000
7、00 A14A13=00,01,10,11 A12A0 片内译码片内译码第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接8086/8088典型连接典型连接-地址线、数据线和限制线地址线、数据线和限制线地址片选译码地址片选译码:全译码全译码片内寻址未用的全部高位地址线都参与译码，产生片选信号片内寻址未用的全部高位地址线都参与译码，产生片选信号译码器译码器:逻辑器件逻辑器件3-83-8译码器或可编程逻辑器件译码器或可编程逻辑器件74LS13874LS1380#:000000#:0000001FFFH01FFFH例例:A19A15=00000 A14A13=00
8、,01,10,11 A12A0 片内译码片内译码1#:020001#:0200003FFFH03FFFH2#:040002#:0400005FFFH05FFFH3#:060003#:0600007FFFH07FFFH第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接8086/8088典型连接典型连接-地址线、数据线和限制线地址线、数据线和限制线地址片选译码地址片选译码:部分译码部分译码片内寻址未用的一部分高位地址参与译码，产生片选信号片内寻址未用的一部分高位地址参与译码，产生片选信号例例:A19A15=XXXXX=XXXXX A14A13=00,01,10,
9、11 A12A0 片内译码片内译码部分译码部分译码(0#)(0#)000000000001FFFH01FFFH080000800009FFFH09FFFHA19A15=00000=00000 00001 :11111 25个译码个译码 地址重叠地址重叠100001000009FFFH09FFFH=3232段段 基本地址基本地址高位地址信号全为高位地址信号全为0 0第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接8086/8088典型连接典型连接-地址线、数据线和限制线地址线、数据线和限制线地址片选译码地址片选译码:线选译码线选译码线选法就是高位地址线不经过
10、译码，干脆分别接各存储器芯片线选法就是高位地址线不经过译码，干脆分别接各存储器芯片的片选端来区分各芯片的地址的片选端来区分各芯片的地址例例:A16:A16A13A13用作片选，用作片选，A19 A19A17=XXXA17=XXX (000 (000111111随意随意)线选译码线选译码芯片A19A17A16A13A12A0地址范围0#00001110001110E000H0FFFFH1#000101100011116000H17FFFH2#00011010001111A000H1BFFFH3#00011100001111C000H1DFFFH地址重叠地址重叠各芯片地址一般不连续的。各芯片地址一
11、般不连续的。第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接80386/Pentium典型连接典型连接32位数据读写位数据读写地址对齐地址对齐(Adjustment)=16=16位数据的存放地址为位数据的存放地址为2 2的倍数（偶数地址，的倍数（偶数地址，A A0 0=0=0），），3232位数据位数据的存放地址为的存放地址为4 4的倍数（的倍数（A A1 1=A=A0 0=0=0），），6464位数据的存放地址为位数据的存放地址为8 8的的倍数（倍数（A A2 2=A=A1 1=A=A0 0=0=0）保证数据读保证数据读/写效率写效率:8/16/32.:
12、8/16/32.位数据位数据,对齐时一次完成读对齐时一次完成读/写写80386:80386:传传输利用高输利用高3030位地址位地址线线A A2 2A A3131加上加上4 4字字节使能信节使能信号号BE0#BE0#BE3#BE3#第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接80386/Pentium典型连接典型连接32位数据读写位数据读写地址对齐地址对齐(Adjustment)80386:32位数据位数据总线总线 字字节节、字或双字数据、字或双字数据传输传输BE0#BE3#由由CPU内部依据内部依据A0A1产产生生,双字数据双字数据(一个一个总线总线
13、周期周期):地址地址单单元元4n+0D7D0，4n+1 D15D8 4n+2 D23D16，4n+3 D31D24Pentium:32位，通位，通过过片内高速片内高速缓缓存形成存形成64位数据位数据总线总线 主存主存储储器通器通常按常按64位来构造位来构造 字字节节、字、双字或四字数据、字、双字或四字数据传输传输 BE0#BE7#由由CPU内部依据内部依据A0A1A2产产生生,四字数据四字数据(单总线单总线周期周期):地址地址单单元元4n+0 D7D0，4n+1 D15D8 4n+2 D23D16，4n+3 D31D24 4n+4 D39D32，4n+5 D47D40 4n+6 D55D48，
14、4n+7 D63D56第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接80386/Pentium典型连接典型连接32位数据读写位数据读写Pentium:四字四字边边界界(Quad Word Boundary）非非8 8倍数为起始地址倍数为起始地址(非对齐非对齐):):四字读写四字读写两次总线访问两次总线访问两次传送的数据总数为两次传送的数据总数为1616字节，但有效数据只有字节，但有效数据只有8 8字节字节例例:非非8 8整数倍地址整数倍地址203A23H203A23H寻址寻址4 4字字1)1)地址地址203A20H203A20H读读203A23H203A
15、23H203A27H 5203A27H 5个字节个字节 字节使能信号设置字节使能信号设置:BE7#:BE7#BE3#BE3#0 0、BE2#BE2#BE0#BE0#1 1 读读低位部分的低位部分的5 5个有效字节个有效字节2)2)地址地址203A28H203A28H读读203A28H203A28H203A2AH 3203A2AH 3个字节个字节 字节使能信号设置字节使能信号设置BE7#BE7#BE3#BE3#1,BE2#1,BE2#BE0#BE0#0 0，读读数据高位部分的数据高位部分的3 3个有效字节个有效字节203A20H203A20H203A28H203A28H203A23H203A23
16、H第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接80386/Pentium典型连接典型连接32位数据读写位数据读写地址对齐地址对齐(Adjustment)80386:双字双字边边界界（Double Word BoundaryDouble Word Boundary）Pentium:四字四字边边界界(Quad Word BoundaryQuad Word Boundary）非非8 8倍数为起始地址倍数为起始地址(非对齐非对齐):):四字读写四字读写两次总线访问两次总线访问两次传送的数据总数为两次传送的数据总数为1616字节，但有效数据只有字节，但有效数据只
17、有8 8字节字节PentiumPentium处理器存储变量地址边界对齐的一般结论：处理器存储变量地址边界对齐的一般结论：为了提高系统的操作效率，在程序设计应用中为了提高系统的操作效率，在程序设计应用中 字节访问运用随字节访问运用随意地址；意地址；单字访问运用偶数地址；单字访问运用偶数地址；双字访问运用双字访问运用4 4倍地址；倍地址；4 4字访问运用字访问运用8 8倍地址，依次类推，否则原来一次访问就可完成倍地址，依次类推，否则原来一次访问就可完成的操作将被迫拆分为两次操作的操作将被迫拆分为两次操作第第5章章 半导体存储器半导体存储器5.5 CPU与存储器的典型连接与存储器的典型连接关键小结关
18、键小结存储器连接存储器连接:1.给定芯片容量和规格，在规定的地址范围（地址总线给定芯片容量和规格，在规定的地址范围（地址总线信号信号AB）,设计出正确的译码电路；设计出正确的译码电路；2.给定电路原理图，读懂电路原理，写出芯片译码信号给定电路原理图，读懂电路原理，写出芯片译码信号（地址范围）（地址范围）关键：依据容量确定片内译码所需地址线（关键：依据容量确定片内译码所需地址线（A0-Ax);依依据高位地址写出译码电路的逻辑关系或列表：据高位地址写出译码电路的逻辑关系或列表：6264(8K):A0A12;要求要求A0000A1FFFH地址地址:1010 000 0 0000 0000 0000
19、A0000H 1010 000 1 1111 1111 1111 A1FFFH片选译码片选译码(逻辑逻辑)片内译码片内译码设定相应逻辑关系或电路设定相应逻辑关系或电路第第5章章 半导体存储器半导体存储器5.6 微机系统的内存结构微机系统的内存结构 协作处理器速度协作处理器速度-分级存储技术分级存储技术,引入高速缓存引入高速缓存;多任务、多用户系统多任务、多用户系统:虚拟存储器虚拟存储器,扩大存储空间扩大存储空间,爱护爱护措施措施分级存储结构分级存储结构:三级三级 高速缓冲存储器、内部存储器和外部（辅助）存储器高速缓冲存储器、内部存储器和外部（辅助）存储器(IO(IO访问访问)外部（辅助）存储器
20、兼作虚拟存储器外部（辅助）存储器兼作虚拟存储器由静态由静态RAMRAM构成构成,由由CacheCache控制器管理传输控制器管理传输第第5章章 半导体存储器半导体存储器5.6 微机系统的内存结构微机系统的内存结构 协作处理器速度协作处理器速度-分级存储技术分级存储技术,引入高速缓存引入高速缓存;多任务、多用户系统多任务、多用户系统:虚拟存储器虚拟存储器,扩大存储空间扩大存储空间,爱护爱护措施措施高速缓冲存储器基于特地的电路高速缓冲存储器基于特地的电路(限制限制)算法算法CacheCache存储系统基本结构存储系统基本结构第第5章章 半导体存储器半导体存储器5.6 微机系统的内存结构微机系统的内
21、存结构 协作处理器速度协作处理器速度-分级存储技术分级存储技术,引入高速缓存引入高速缓存;多任务、多用户系统多任务、多用户系统:虚拟存储器虚拟存储器,扩大存储空间扩大存储空间,爱护爱护措施措施存储器存储器 虚拟存储器虚拟存储器-分段分页结构分段分页结构:支持多用户、多任务软件支持多用户、多任务软件虚拟存储器接受硬件和软件的综合技术，将主存（内部存储器）虚拟存储器接受硬件和软件的综合技术，将主存（内部存储器）和辅存（外部存储器）的地址空间统一编址，形成一个浩大的和辅存（外部存储器）的地址空间统一编址，形成一个浩大的存储空间。存储空间。分段分段/分页分页:便于处理器便于处理器(实际实际)有效管理有
22、效管理须要存储器管理单元（须要存储器管理单元（MMUMMU）供应特地的管理机制）供应特地的管理机制Intel 80386Intel 80386以后的以后的CPU(IA-32)CPU(IA-32)供应了虚地址爱护模式，特地用供应了虚地址爱护模式，特地用于虚拟存储器程序的运行和数据处理，供应相应的分段与分页于虚拟存储器程序的运行和数据处理，供应相应的分段与分页机制机制:段段4848位存储器指针位存储器指针:段选择符段选择符1616位长，偏移量位长，偏移量3232位长位长如如 1230 1230：9ABC5678H9ABC5678H页页:页机制供应虚拟存储管理的合适存储块大小页机制供应虚拟存储管理的
23、合适存储块大小(如如1K/4K/1M)1K/4K/1M)第第5章章 半导体存储器半导体存储器第第5 5章总结过渡章总结过渡:存储器与存储器与I/OI/O44存存储储器器I/OI/O接接口口输输入入设设备备I/OI/O接接口口数据总线数据总线 DBDB控制总线控制总线 CBCB地址总线地址总线 ABAB输输出出设设备备CPUCPU指令直接控制：指令直接控制：MOV 2000H,AXMOV 2000H,AX存储器访问存储器访问 MOVMOVBL,205AHBL,205AH虚拟存储器虚拟存储器海量存储器海量存储器数字量数字量I/OI/O模拟量模拟量I/OI/O指令读取端口：指令读取端口：IN AL,DX IN AX,40HIN AL,DX IN AX,40H指令控制接口指令控制接口:OUT DX,AL OUT 41H,AX:OUT DX,AL OUT 41H,AX代码段代码段CS:IPCS:IP取指令取指令