硅集成电路工艺基础复习.pdf

《硅集成电路工艺基础复习.pdf》由会员分享，可在线阅读，更多相关《硅集成电路工艺基础复习.pdf（26页珍藏版）》请在taowenge.com淘文阁网|工程机械CAD图纸|机械工程制图|CAD装配图下载|SolidWorks_CaTia_CAD_UG_PROE_设计图分享下载上搜索。

1、 硅集成电路工艺基础复习 Modified by JEEP on December 26th,2020.硅集成电路工艺基础 绪论：单项工艺的分类：1、图形转换：光刻、刻蚀 2、掺杂：扩散、离子注入 3、制膜：氧化、化学气相淀积、物理气相淀积 第 2 章 氧化 SiO2的作用：1、在 MOS电路中作为 MOS 器件的绝缘栅介质，作为器件的组成部分 2、作为集成电路的隔离介质材料 3、作为电容器的绝缘介质材料 4、作为多层金属互连层之间的介质材料 5、作为对器件和电路进行钝化的钝化层材料 6、扩散时的掩蔽层，离子注入的(有时与光刻胶、Si3N4层一起使用)阻挡层 热氧化方法制备的 SiO2是无定形

2、 制备二氧化硅的方法：热分解淀积法、溅射法、真空蒸发法、阳极氧化法、化学气相淀积法、热氧化法；热氧化法制备的 SiO2具有很高的重复性和化学稳定性，其物理性质和化学性质不太受湿度和中等热处理温度的影响。SiO2的主要性质：密度：表征致密程度 折射率：表征光学性质 密度较大的 SiO2具有较大的折射率 波长为 5500A左右时，SiO2的折射率约为 电阻率：与制备方法及所含杂质数量等因素有关，高温干氧氧化制备的电阻率达 1016 cm 介电强度：单位厚度的绝缘材料所能承受的击穿电压 大小与致密程度、均匀性、杂质含量有关一般为106107V/cm（1011V/nm）介电常数：表征电容性能dSCSi

3、O20（SiO2的相对介电常数为）腐蚀：化学性质非常稳定，只与氢氟酸发生反应 OHSiFHHFSiOSiFHHFSiFOHSiFHFSiO26226242422)(6(224六氟硅酸）还可与强碱缓慢反应 薄膜应力为压应力 晶体和无定形的区别：桥键氧和非桥键氧 桥联氧：与两个相邻的Si-O四面体中心的硅原子形成共价键的氧 非桥联氧：只与一个 Si-O 四面体中心的硅原子形成共价键的氧 非桥联氧越多，无定型的程度越大，无序程度越大，密度越小，折射率越小 无定形 SiO2的强度：桥键氧数目与非桥键氧数目之比的函数 结晶态和无定形态区分非桥联氧是否存在 杂质分类：网络形成者和网络改变者 网络形成者：可

4、以替代 SiO2网络中硅的杂质，即能代替 SiO四面体中心的硅、并能与氧形成网络的杂质 网络改变者：存在于 SiO2网络间隙中的杂质 SiO2作为掩蔽层对硼、磷有效，对钠离子无效 B、P、As 等常用杂质的扩散系数小，SiO2对这类杂质可以起掩蔽作用 Ga、某些碱金属（Na）的扩散系数大，SiO2对这类杂质就起不到掩蔽作用 Si 热氧化生长 SiO2的计算：02xCxCSiOSi 无定形 SiO2的分子密度：322/102.22cmCSiO 硅晶体的原子密度：322/100.5cmCSi 干氧、水汽和湿氧。实际生产采用干氧-湿氧-干氧的方式 1、干氧氧化 氧化剂：干燥氧气 反应温度：90012

5、00 干氧氧化制备的 SiO2 的特点：结构致密、干燥、均匀性和重复性好 与光刻胶粘附性好，掩蔽能力强。生长速度非常慢 干氧氧化的应用：MOS 晶体管的栅氧化层 2、水汽氧化 反应条件：氧化剂：高纯水产生的蒸汽 反应温度：高温 水汽氧化制备的 SiO2的特点：SiO2生长速率快 结构粗糙 3、湿氧氧化 反应条件：氧化剂：高纯水（95 左右）+氧气 特点：生长速率较高 SiO2结构略粗糙 4、三种氧化法比较 干氧氧化：结构致密但氧化速率极低 湿氧氧化：氧化速率高但结构略粗糙，制备厚二氧化硅薄膜 水汽氧化：结构粗糙不可取 热氧化的过程（D-G 模型）氧化剂从气体内部以扩散形式穿过附面层运动到气体S

6、iO2界面，其流密度用 F1表示。流密度定义为单位时间通过单位面积的粒子数。氧化剂以扩散方式穿过 SiO2层（忽略漂移的影响），到达 SiO2 Si 界面，其流密度用 F2表示。氧化剂在 Si 表面与 Si 反应生成 SiO2，其流密度用 F3表示。反应的副产物离开界面。D-G 模型适用氧化层厚度：30nm 热氧化存在两种极限情况 当氧化剂在 SiO2中的扩散系数2SiOD很小时02xkDsSiO，则0iC，CCo。在这种极限情况下，SiO2的生长速率主要由氧化剂在 SiO2中的扩散速度所决定，故称这种极限情况为扩散控制。当氧化剂在 SiO2中的扩散系数2SiOD很大，则hkCCCsoi/1/

7、。在这种极限情况下，SiO2生长速率由 Si 表面的化学反应速度控制，故称这种极限情况为反应控制。决定氧化速率常数的因素：氧化剂分压、氧化温度 1、氧化剂分压 gp通过C对B 产生影响，B与gp成正比关系 2、氧化温度 温度对抛物型速率常数B的影响是通过影响2SiOD产生的，1/22NCDBSiO 温度对线性速率常数AB/的影响是通过影响sk产生的 分凝系数，图 分凝系数：掺有杂质的硅在热氧化过程中，在 SiSiO2界面上的平衡杂质浓度之比（a）当1m，在 SiO2中是慢扩散的杂质，也就是说在分凝过程中杂质通过 SiO2表面损失的很少，硼就属于这类。再分布之后靠近界面处的 SiO2中的杂质浓度

8、比硅中高，硅表面附近的浓度下降。（b）当1m，在 SiO2中是快扩散的杂质。因为大量的杂质通过 SiO2表面跑到气体中去，杂质损失非常厉害，使 SiO2中杂质浓度比较低，硅表面的杂质浓度几乎降到零。H2气氛中的 B就属于这种情况。（c）当1m，在 SiO2中是慢扩散的杂质，再分布之后硅表面的浓度升高。P 磷就属于这种杂质。（d）当1m，在 SiO2中是快扩散的杂质，分凝过程中杂质通过 SiO2表面损失的厉害，最终使硅表面附近的杂质浓度比体内还要低。Ga镓就属于这种类型的杂质。Si-SiO2界面存在四种电荷 Si-SiO2 界面电荷类型：可动离子电荷 界面陷阱电荷 氧化层固定电荷 氧化层陷阱电荷

9、 第3章 扩散 扩散机构：间隙式和替位式 1、间隙式扩散：定义：间隙式杂质从一个间隙位置到另一个间隙位置的运动 杂质：Na、K、Fe、Cu、Au 等元素 间隙杂质在间隙位置上的势能相对极小，相邻两间隙位置之间，对间隙杂质来说是势能极大位置。势垒高度：eVWi2.16.0 主要与晶格结构与晶向有关，原子密度越大，间隙越小，iW就越大 运动条件：iWE 跳跃率：kTWiievP/0 2、替位式扩散：定义：替位式杂质从一个替位位置到另一个替位位置的运动 (a)直接交换 (b)空位交换（主要）杂质：III、族元素 对替位杂质来说，在晶格位置上势能相对最低，而间隙处是势能最高位置。势垒高度：sW 运动条

10、件：sWE，平衡时单位体积的空位数为kTWvNen/，每个格点上出现空位的几率为kTWseNn/，扩散方式：恒定表面源和有限表面源（定义和杂质分布形式）1、恒定表面源扩散 定义：在整个扩散过程中，硅片表面的杂质浓度始终不变的扩散 边界条件和初始条件：恒定表面源扩散的杂质分布：杂质分布形式特点：在表面浓度sC一定的情况下，扩散时间越长，杂质扩散的就越深，扩到硅内的杂质数量也就越多。DtCdxtxCtQs02),(扩到硅内的杂质数量可用高为sC，底为Dt2的三角形近似；表面浓度sC由杂质在扩散温度下的固溶度所决定。而在C1200900内，固溶度变化不大，可见很难通过改变温度来控制sC 2、有限表面

11、源扩散 定义：扩散之前在硅片表面淀积一层杂质，在整个扩散过程中这层杂质作为扩散的杂质源，不再有新源补充 初始条件和边界条件：杂质分布形式特点：当扩散温度相同时，扩散时间越长，杂质扩散的就越深，表面浓度就越低。当扩散时间相同时，扩散温度越高，杂质扩散的就越深，表面浓度下降的也就越多 扩散过程中杂质量不变 实际生产中采用两步扩散（每一步的扩散方式及作用）两步扩散：预扩散：在低温下采用恒定表面源扩散方式，控制扩散杂质的数量 主扩散将由预扩散引入的杂质作为扩散源，在较高温度下进行扩散。控制表面浓度和扩散深度 分布形式：影响杂质分布的因素：横向扩散 第4章 离子注入 离子注入：最主要的掺杂工艺 离子注入

12、是一种将带电的且具有能量的粒子注入衬底硅的过程，注入能量介于KeV1到MeV1之间，注入深度平均可达mnm1010。离子剂量变动范围，从用于阈值电压调整的212/10cm到形成绝缘埋层的218/10cm。相对于扩散，它能更准确地控制杂质掺杂、可重复性和较低的工艺温度。离子注入已成为 VLSI 制程上最主要的掺杂技术。一般 CMOS 制程，大约需要 612个或更多的离子注入步骤。应用：隔离工序中防止寄生沟道用的沟道截断 调整阈值电压用的沟道掺杂 CMOS 阱的形成 浅结的制备 离子注入的特点优点：注入的离子纯度高 可以精确控制掺杂原子数目 温度低：小于 400 掺杂深度可控 非平衡过程，杂质含量

13、不受固溶度限制 低温注入，避免高温扩散所引起的热缺陷 横向扩散效应比热扩散小得多 离子通过硅表面的薄膜注入，防止污染。可以对化合物半导体进行掺杂 缺点：产生的晶格损伤不易消除 很难进行很深或很浅的结的注入 高剂量注入时产率低 设备价格昂贵（约 200万美金）LSS 理论：注入离子在靶内的分布理论 LSS 理论认为，注入离子在靶内的能量损失分为两个彼此独立的过程：核碰撞（核阻止）和电子碰撞（电子阻止）不同能区的能量损失形式 低能区：以核碰撞为主 中能区：核碰撞、电子碰撞持平 高能区：以电子碰撞为主 注入离子在无定形靶中的分布计算 相同质量且相同初时能量的离子在靶中有一定的空间分布，投影射程的统计

14、涨落称为投影偏差pR，沿着入射轴垂直方向上的统计涨落，称为横向偏差R。纵向分布：一级近似下用高斯函数表示：横向分布：高斯分布；横向渗透远小于热扩散 沟道效应及避免的方法 定义：当离子注入的方向与靶晶体的某个晶向平行时，一些离子将沿沟道运动。沟道离子唯一的能量损失机制是电子阻止，因此注入离子的能量损失率就很低，故注入深度较大。避免方法：a.倾斜样品表面，晶体的主轴方向偏离注入方向，典型值为 7。b.先重轰击晶格表面，形成无定型层 在无定形靶运动的离子由于碰撞方向不断改变，因而也会有部分离子进入沟道，但在沟道 运动过程中又有可能脱离沟道，故对注入离子峰值附近的分布并不会产生实质性的影响 c.表面长

15、二氧化硅薄层 注入离子造成的损伤 级联碰撞 简单晶格损伤 孤立的点缺陷或缺陷群（注入离子每次传递给硅原子的能量约等于移位阈能）局部的非晶区域（单位体积的移位原子数目接近半导体的原子密度）非晶层 注入离子引起损伤的积累 热退火 定义：又叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火 作用 激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用 消除损伤 退火方式：炉退火 快速退火：脉冲激光法、扫描电子束、连续波激光、非相干宽带频光源(如卤光灯、电弧灯、石墨加热器、红外设备等)快速热退火 a.传统热退火的缺点 不能完全消除缺

16、陷，产生二次缺陷 高剂量注入时的电激活率不够高 高温长时间热退火会导致明显的杂质再分布 b.快速退火技术 在氮气或惰性气体的气氛下，极短的时间内，把晶片温度提高到 1000 以上。C.快速热退火作用：消除由注入所产生的晶格损伤 恢复材料少子寿命和载流子迁移率 杂质激活 第5章 物理气相淀积 两种基本方法 物理气相淀积定义：利用某种物理过程，例如蒸发或者溅射现象实现物质的转移，即原子或分子由源转移到衬底表面上，并淀积成薄膜。基本方法：蒸发（-族化合物半导体）溅射 蒸发和溅射各自的优缺点 真空蒸发法 溅射 蒸发 优点 设备简单 操作容易 纯度较高 成膜快 机理简单 适用于任何物质 不受蒸气压和膜成

17、分限制 靶材料与膜成分符合 附着好 台阶覆盖较好 较高的淀积速率 薄膜纯度高 厚度控制精确 生长机理简单 缺点 附着力小 工艺重复性差 台阶覆盖性差 不适用多组分材料 设备、操作较复杂 台阶覆盖能力差 工艺重复性不好 淀积多元化合金薄膜时组分难以控制 溅射作为主流 溅射方法：直流溅射：淀积金属薄膜 射频溅射：适用于淀积各种金属和非金属薄膜 磁控溅射：磁控溅射为淀积速率比一般方法高一个数量级；工作气压低，薄膜质量好。反应溅射：在淀积同时形成化合物 偏压溅射：改善溅射薄膜的组织结构 接触孔中薄膜的溅射淀积：（深宽比大于 1）溅射原子离开靶面时遵守余弦分布，故溅射原子在衬底表面和接触孔上表面的拐角处

18、，沉积速率最高，侧壁适中，底角最低。可采用带准直器的溅射淀积方法（降低淀积速率，换准直器增加了成本）长投准直溅射技术 第6章 化学气相淀积 Grove 模型：两个重要环节 Grove模型认为控制薄膜淀积速率的两个重要环节是：其一是反应剂在边界层中的输运过程；其二是反应剂在衬底表面上的化学反应过程。淀积速率与反应剂浓度或气相中反应剂的摩尔百分比成正比 薄膜淀积速率（其中1N表示形成一个单位体积薄膜所需要的原子数量）：结论：（1）淀积速率与gC（反应剂的浓度）或者Y（反应剂的摩尔百分比）成正比；（2）在gC或者Y为常数时，薄膜淀积速率将由sk和gh中较小的一个决定。质量输送控制和表面化学反应控制

19、决定sk的主要因素：温度 kTEkkAs/exp0 决定hg的主要因素：气体流速，气体成分，系统压力 sggDh/所以为了保证统一的淀积速率，就必须：对于表面反应控制，保持处处恒定的温度 对于质量输运控制，保持处处恒定的反应剂浓度 热壁和冷壁（冷壁的优点）热壁系统：swTT 冷壁系统：swTT wT：反应室的侧壁温度 sT：放置硅片的基座温度 冷壁系统优点：能够降低在侧壁上的淀积，降低了壁上颗粒因剥离对淀积薄膜质量的影响，也减小了反应剂的损耗。CVD 系统的分类：三种 CVD 系统优缺点对比 优点 缺点 常压化学气相淀积(APCVD)操作简单 淀积速率高 适合介质薄膜的淀积 易发生气相反应 产

20、生污染 台阶覆盖性和均匀性比较差 低压化学气相淀积(LPCVD)污染少 均匀性和台阶覆盖性较APCVD好 对反应室结构要求低 装片量大 相对低的淀积速率 相对高的工作温度 等离子增强化学气相淀积(PECVD)反应温度低 附着性好 良好的阶梯覆盖 良好的电学特性可以与精细图形转移工艺兼容 薄膜应力低 主流工艺 具备 LPCVD的优点 APCVD：质量输运控制淀积速率，对反应室结构和气流模式提出高的要求 LPCVD：表面反应速率控制淀积速率 PECVD：表面反应控制淀积速率 气缺现象及减轻方法（LPCVD）气缺现象：当气体反应剂被消耗而出现的反应剂浓度改变的现象 对于只有一个入气口的反应室，情况比

21、较严重。措施：在水平方向上逐渐提高温度来加快反应速度，从而提高淀积速率 采用分布式的气体入口 增加反应室中的气流速度 多晶硅采用硅烷热分解实现 多晶硅的优点：多晶硅与随后的高温热处理工艺有很好的兼容性 与 Al 栅相比，多晶硅与热生长二氧化硅的接触性能更好 在陡峭的台阶上淀积多晶硅时能够获得很好的保形性 应用：栅电极 互联引线 电学特性 a.多晶硅的电阻率高于单晶硅的电阻率 掺杂原子在热处理过程中易到晶界处，不能有效的贡献自由载流子 晶界处的悬挂键俘获自由载流子,由此降低载流子的浓度 b.晶粒尺寸大的多晶硅的电阻率低 一般是用 LPCVD，在 580650下热分解硅烷实现：242HSiSiH

22、多晶硅的掺杂技术 扩散掺杂：在淀积完成之后在较高的温度下进行掺杂 优点：能够在多晶硅薄膜中掺入浓度很高的杂质。同时完成掺杂和退火工艺 缺点：温度较高、薄膜表面粗糙程度增加 离子注入：淀积后的离子注入和退火 优点：可精确控制掺入杂质的数量，适合于不需要太高掺杂的多晶硅薄膜 特点：形成的高掺杂多晶硅电阻率约为扩散形成的电阻率的10倍 原位掺杂：边淀积边掺杂 简单，但薄膜厚度、掺杂均匀性及淀积速率会随着掺杂气体的加入变得复杂 CVD 和热氧化 SiO2的对比 CVD SiO2的方法 低温 CVD SiO2：低于 500 中温 LPCVD SiO2：500800 TEOS 与臭氧混合源的 SiO2淀积

23、：低于 500左右 氮化硅的应用 应用：钝化层和机械保护层 钠和水汽在氮化硅中的扩散速度非常慢，即拥有很强的掩蔽能力 硅选择性氧化的掩蔽膜 氮化硅氧化速度非常慢（LOCOS 工艺基于此）二氧化硅缓冲层 电容中的绝缘材料 作为 MOSFETs的侧墙 用于 LDD结构的侧墙 浅沟隔离的 CMP 的停止层 钨的应用 钨栓塞（plug）:CVD 钨比 PVD铝有更好的通孔填充能力 局部互连材料 短程互联（电导率较低）全局互联（Al、Cu）钨广泛用于互连的原因 优点：体电阻率小（7 热稳定性好（熔点最高）应力低，保形性好；抗电迁移能力和抗腐蚀性强 缺点：电阻率相对铝高 在氧化物和氮化物上附着力差 钨与硅

24、在 600以上接触时，会形成钨的 硅化物钨的淀积方法 覆盖式（过程复杂，费用高，但比较成熟）选择式（存在问题，如选择性差、横向扩展、空洞形成）第七章：光刻与刻蚀工艺 ULSI 中对光刻的基本要求 高分辨率 在集成电路工艺中，通常把线宽作为光刻水平的标志，一般也可以用加工图形线宽的能力 来代表集成电路的工艺水平。高灵敏度的光刻胶 光刻胶的灵敏度是指光刻胶的感光速度。为了提高产品的产量，曝光时间越短越好。确保光刻胶各项属性均为优异的前提下，提高光刻胶的灵敏度 低缺陷 缺陷关系成品率 精密的套刻对准 集成电路芯片的制作需要经过多次光刻，在各次曝光图形之间要相互套准。ULSI的图形线宽在m1以下，通常

25、采用自对准技术。大尺寸硅片上的加工 ULSI的芯片尺寸为221cm 提高经济效益和硅片利用率 光刻工艺流程 涂胶：在硅片表面形成厚度均匀、附着性强、并且没有缺陷的光刻胶薄膜。前烘：去除胶内的溶剂，提高胶的粘附力 提高胶的抗机械摩擦的能力 减小高速旋转形成的薄膜应力 曝光：确定图案的精确形状和尺寸 完成顺序两次光刻图案的准确套制 显影：坚膜：去除光刻胶中剩余的溶剂，增强光刻胶对硅片表面的附着力 提高光刻胶在刻蚀和离子注入过程中的抗蚀性和保护能力 刻蚀 去胶：经过刻蚀或离子注入后，将光刻胶从表面除去 检验 SiO2表面是亲水性的，光刻胶是疏水性的 分辨率：每 mm 内能刻蚀出可分辨的最多线条数，是

26、对光刻工艺中可以达到的最小光刻图形尺寸的一种描述 光刻胶分为正胶和负胶 主要有两种光刻胶：正胶：曝光后显影时曝光部分被溶解，而没有曝光的部分留下来 邻叠氮醌类 负胶：曝光后显影时没有曝光部分被溶解，而曝光的部分留下来聚乙烯醇肉桂酸酯和聚乙烯氧乙基肉桂酸酯 实际工艺中正胶用的比较多，原因如下：a.分辨率高 b.抗干法腐蚀的能力较强 c.抗热处理的能力强 d.可用水溶液显影，溶涨现象小 e.可涂得较厚(2-3um)不影响分辨率，有较好台阶覆盖性 f.适合 1：1 及缩小的投影光刻 负胶也有一些优点，如:粘附性好，抗湿法腐蚀能力强等 对比度、光敏度和抗刻蚀能力 对比度：对比度会直接影响到曝光后光刻胶

27、膜的倾角和线宽。光刻胶的对比度越高，光刻胶层的侧面越陡，线宽描述掩模尺寸的准确度就越高。且陡峭 的光刻胶在干法刻蚀中可以减小刻蚀过程中的钻蚀效应，从而提高分辨率。光敏度：指光刻胶完成所需图形曝光的最小曝光剂量 曝光剂量（mj/cm2）光强（单位面积的功率）曝光时间 光敏度由曝光效率决定 曝光效率：参与光刻胶曝光的光子能量与进入光刻胶中的光子能量的比值 正胶比负胶有更高的曝光效率，故正胶的光敏度大，光敏度大可减小曝光时间 抗刻蚀能力 图形转移时，光刻胶抵抗刻蚀的能力。光刻胶对湿法腐蚀有比较好的抗腐蚀能力，对大部分的干法刻蚀，光刻胶的抗刻蚀能力 则比较差 投影曝光的两个突出优点，3um 优点：样品

28、与掩膜版不接触，避免缺陷产生 掩膜板不易损坏，可仔细修整 缺点：结构复杂，工艺要求高，产率低 过刻蚀和选择比计算 湿法和干法刻蚀的优缺点 优点 缺点 湿法刻蚀（液态溶液，化学反应）工艺简单 选择性好 操作方便 各向同性 精细线条难以刻蚀 大量的颗粒污染 化学废液 干法刻蚀（等离子体，化学反应物理溅射）较高的各向异性 能形成更小的特征尺寸 等离子体可以容易的开始和结束 温度不敏感 工艺重复性好 更少的颗粒玷污 很少的化学废液 选择性比较差 设备复杂 三种干法刻蚀的对比 等离子刻蚀：化学反应，高速率，高选择比，低缺陷，但各向同性 溅射刻蚀（粒子铣）：物理溅射，各向异性，低选择比，高缺陷 反应粒子刻

29、蚀：化学和物理双重作用，各性能介于二者之间 共同点：都是利用低压状态下气体放电来形成等离子体作为刻蚀基础 不同点：刻蚀系统压力：等反溅；温度：等反溅；功率：反之；气流等相关可控参数。优点 缺点 干法刻蚀 分辨率高 各向异性腐蚀能力强 均匀性 重复性好 便于连续自动操作 成本高 选择比一般较低 湿法刻蚀 成本低廉 选择比高 各向同性 腐蚀速率难以控制 第7章 金属化与多层相连 互连线延迟与 RC 铝的优点，尖楔现象和电迁移及改进方法 铝作为互连金属材料的优点：应用最广泛的互联材料 电阻率低，cm 与 n+和 p+硅或多晶硅的欧姆接触电阻低，106/cm2 与硅和磷硅玻璃的附着性很好 易于淀积和刻

30、蚀 铝作为互连金属材料的缺点：Al/Si 接触的尖楔现象 在较大的电流密度下的电迁移现象 Al/Si 接触中的尖楔现象：硅向铝中扩散，同时铝也向硅中扩散，形成尖楔，可能会造成 pn 结失效 Al/Si 接触的改进方法：a.铝-硅合金金属化引线 b.铝-掺杂多晶硅双层金属化结构 c.铝-阻挡层结构 d.其它方法 减小铝体积 采用 Al/阻挡层/Al-Si-Cu 降低 Si 在 Al 中的扩散系数 电迁移现象：在较高的电流密度作用下，互连引线中的金属原子将会沿着电子运动方向进 行迁移，这种现象就是电迁移(EM)。改进电迁移的方法：a.结构的选择 竹状结构，晶粒间界垂直电流方向 b.铝-铜合金和铝-

31、硅-铜合金 Al-Si（1%2%）-Cu（4%）杂质在铝晶粒晶界分凝可以降低铝原子在铝晶界的扩散系数 缺点:增大了电阻率 不易刻蚀、易受 Cl2腐蚀 c.三层夹心结构：工艺复杂 d.寻找新的互连金属材料 铜的优缺点，双大马士革工艺 Cu 作为互连材料的优点：a.更低的电阻率：cm，减小引线的宽度和厚度，减小分布电容，降低了功耗并提 高集成电路的密度 b.降低了互连引线的延迟，提高器件速度 c.抗电迁移性能好，可靠性高 d.没有尖楔现象 Cu 作为互连材料的缺点：a.缺乏有效的刻蚀金属铜的手段 b.铜在硅和二氧化硅中的扩散系数大，容易造成金属污染 c.铜与二氧化硅的黏附性较差 双大马士革工艺流程

32、:a.预清洗 b.刻蚀沟槽或通孔 淀积阻挡层（Ta或者 TaN）或者 CVD淀积铜籽晶层 e.电化学镀制备铜体相层，填满通孔或沟槽 f.热退火提高电导率 去除沟槽或通孔之外的铜 金属硅化物降低电阻率 低 K 介质，低 K介质材料 介电常数比 SiO2 低的介质材料，一般小于 降低寄生 C，提高速度 K 淀积技术 多孔型气凝胶材料 石英气凝胶薄膜材料 多氟的特富龙薄膜材料 PAE 含氟的聚酰亚胺 BCB 有机硅氧烷聚合物 HSQ 掺氟的氧化物 低 K的 SOG旋涂玻璃 关键工艺：通孔和沟槽刻蚀后的清洗问题 有效清除残留物 对低 K介质和通孔底层 Cu 表面不造成损伤 平坦化工艺：CMP CMP

33、工艺过程 硅片被压在研磨盘上，硅片与研磨盘之间有一层研磨剂，硅片与研磨盘都以一定速率转动，利用研磨剂提供的化学反应和硅片在研磨盘上承受的机械研磨，把硅片表面突出的部分除去，最终实现平坦化。第8章 工艺集成 CMOS 反相器工艺流程：9 次光刻 反相器采用双阱 CMOS，单层金属工艺需要使用 9 次光刻，分别是：阱的制作 场区隔离（将整个芯片分成有源区和场区）场注入 栅的制作 N+源漏的制作 P+源漏的制作 接触孔的制作 金属层的制作 钝化层的制作 隔离工艺：LOCOS Si 的局部氧化工艺（LOCOS）：1、在场氧化之前的离子注入：为提高寄生 MOSFET的阈值电压。2、在场氧化中，Si4N3阻挡了氧化层的扩散，使 Si3N4下面的 Si 不被氧化，但是 Si3N4的顶部将生长一薄层 SiO2。3、SiO2生长消耗 44%的 Si，因此最终形成的氧化层是部分凹入的，且台阶平缓，易于后续的薄膜层的覆盖。